Двоичные вычитающие асинхронные счётчики
Двоичные вычитающие асинхронные счётчики
Счётчики могут не только увеличивать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его. Такие счётчики получили название вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер изменял своё состояние по переднему фронту входного сигнала.
Изменить рабочий фронт входного сигнала можно инвертированием этого сигнала. В схеме, приведенной на рисунке 6, для реализации вычитающего счётчика сигнал на входы последующих триггеров подаются с инверсных выходов предыдущих триггеров.
Рисунок 6 Схема четырёхразрядного двоичного вычитающего счётчика, построенного на универсальных D-триггерах
Временная диаграмма этого счётчика приведена на рисунке 7. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах появляется максимально возможное для четырёхразрядного счётчика число 1510. При поступлении следующих импульсов содержимое счётчика уменьшается на единицу.
Рисунок 7. Временная диаграмма четырёхразрядного вычитающего счётчика
Это вызвано тем, что при поступлении переднего фронта тактового импульса первый триггер переходит в единичное состояние. В результате на его выходе тоже формируется передний фронт. Он поступает на вход второго триггера, что приводит к записи единицы и в этот триггер. Точно такая же ситуация складывается со всеми триггерами счётчика, то есть все триггеры перейдут в единичное состояние. Для четырёхразрядного счётчика это и будет число 1510. Запишем новое состояние вычитающего счётчика в таблицу 2.
Следующий тактовый импульс приведёт к изменению состояния только первого триггера, так как при этом на его выходе сформируется задний фронт сигнала. Запишем и это состояние в таблицу 2. Обратите внимание, что при поступлении каждого последующего импульса содержимое счётчика, построенного по анализируемой схеме, уменьшается на единицу. Этот процесс продолжается до тех пор, пока состояние счётчика не станет вновь равно 0. При поступлении новых тактовых импульсов процесс повторяется снова.
Все возможные состояния логических сигналов на выходах вычитающего счётчика, при поступлении на счётный вход схемы тактовых импульсов приведены в таблице 2. Таблица 2 фактически повторяет временные диаграммы, приведённые на рисунке 7, однако она более наглядно представляет физику работы счётчика. Просто мы при работе с числами привыкли иметь дело с цифрами, а не с напряжениями, тем более в зависимости от времени.
Таблица 2. Изменение уровней на выходе вычитающего счётчика при поступлении на его вход импульсов.
| номер входного импульса | Q3 | Q2 | Q1 | Q0 |
Для тех, кто привык работать с реально выпускаемыми микросхемами средней интеграции, следует обратить внимание, что для примера были использованы D-триггеры, работающие по заднему фронту. Микросхемы, выпускаемые промышленностью, например, 1533ТМ2 (два D-триггера в одном корпусе) или SN74LVC1G79 (микросхемы малой логики) срабатывают по переднему фронту, поэтому схемы для суммирующего и вычитающего счётчика поменяются местами.
Принципы построения ЭВМ архитектуры фон Неймана
В 1946 году Д. фон Нейман, Г. Голдстайн и А. Беркс в своей совместной статье изложили новые принципы построения и функционирования ЭВМ. В последствие на основе этих принципов производились первые два поколения компьютеров. В более поздних поколениях происходили некоторые изменения, хотя принципы Неймана актуальны и сегодня.
По сути, Нейману удалось обобщить научные разработки и открытия многих других ученых и сформулировать на их основе принципиально новое.
Принципы фон Неймана
1. Использование двоичной системы счисления в вычислительных машинах. Преимущество перед десятичной системой счисления заключается в том, что устройства можно делать достаточно простыми, арифметические и логические операции в двоичной системе счисления также выполняются достаточно просто.
2. Программное управление ЭВМ. Работа ЭВМ контролируется программой, состоящей из набора команд. Команды выполняются последовательно друг за другом. Созданием машины с хранимой в памяти программой было положено начало тому, что мы сегодня называем программированием.
3. Память компьютера используется не только для хранения данных, но и программ. При этом и команды программы и данные кодируются в двоичной системе счисления, т.е. их способ записи одинаков. Поэтому в определенных ситуациях над командами можно выполнять те же действия, что и над данными.
4. Ячейки памяти ЭВМ имеют адреса, которые последовательно пронумерованы. В любой момент можно обратиться к любой ячейке памяти по ее адресу. Этот принцип открыл возможность использовать переменные в программировании.
5. Возможность условного перехода в процессе выполнения программы. Не смотря на то, что команды выполняются последовательно, в программах можно реализовать возможность перехода к любому участку кода.
Самым главным следствием этих принципов можно назвать то, что теперь программа уже не была постоянной частью машины (как например, у калькулятора). Программу стало возможно легко изменить. А вот аппаратура, конечно же, остается неизменной, и очень простой.
Для сравнения, программа компьютера ENIAC (где не было хранимой в памяти программы) определялась специальными перемычками на панели. Чтобы перепрограммировать машину (установить перемычки по-другому) мог потребоваться далеко не один день. И хотя программы для современных компьютеров могут писаться годы, однако они работают на миллионах компьютеров после несколько минутной установки на жесткий диск.
СЧЕТЧИКИ
Двоичный четырехразрядный счетчик типа К133ИЕ5. Счетчик импульсов (делитель частоты) – это устройство, предназначенное для счета числа импульсов, поступающих на его вход. Счетчик (рис. 13) состоит из отдельного триггера со счетным входом и трех последовательно соединенных таких же триггеров, образующих счетчик с коэффициентом пересчета 8. Если соединить выводы 12 и 1, то получим счетчик с коэффициентом пересчета 16, работающий в коде 1-2-4-8. Триггеры счетчика устанавливаются в состояние нуль при подаче положительных сигналов на входы RO счетчика (выводы 2, 3). Полярность входных счетных импульсов, подаваемых на входы С1 и С2 – положительная. Триггеры счетчика переключаются по срезу входных счетных импульсов.
Рис. 14. Условное изображение двоично-десятичного счетчика и временная диаграмма его работы
Рис. 15. Условное изображение и временная диаграмма работы двоичного реверсивного счетчика
Двоично-десятичный четырехразрядный счетчик типа К133ИЕ2 (рис. 14). Счетчик состоит из отдельного счетного триггера и трех последовательно соединенных таких же триггеров с обратными связями, образующих счетчик с коэффициентом пересчета 5. При объединении выводов 12 к 1 счетчик обеспечивает коэффициент пересчета 10. Счетчик устанавливается в состояние нуль при подаче на вход RO напряжения высокого уровня (логической единицы) (выводы 2,3). Установка счетчика в состояние 1001 в телевизионных играх не используется. Полярность входных импульсов на входах С1 и С2 – положительная. Счетчик работает в коде 1-2-4-8.
Четырехразрядный двоичный реверсивный счетчик типа К133ИЕ7 (рис, 15). Счетчик работает в коде 1-2-4-8 с коэффициентом деления на 16. В отличие от рассмотренных ранее счетчиков, данная микросхема имеет большое число входов и выходов. Вход RO служит для установки счетчика в исходное (нулевое) состояние. На вход С при этом должно быть подано напряжение высокого уровня. Установка счетчика в нуль производится при подаче положительного сигнала на вход RO. В остальное время работы на входе RO должно быть напряжение низкого уровня. Предварительная запись в счетчик любого числа от 0 до 15 по входам Dl, D2, D4, D8 (D8 – старший разряд) возможна при подаче на вход С отрицательного импульса.
Рис. 16. Принципиальная схема и условное изображение шестнразрядного реверсивного счетчика
Режим предварительной записи используется в игровой приставке "Скачки" для установки изображений лошадей на линию старта. Прямой счет происходит при подаче отрицательных импульсов на вход +7. На входах -1 и С при этом должныбьпъсда-ничные сигналы. Триггеры счетчика переключаются по срезам входных импульсов Одновременно с каждым 16-м импульсом на выходе > 15 формируется отрицательный импульс, который может подаваться на вход +1 следующего счетчика. При обратном счете входные импульсы подают на вход -1 (при единичных уровнях на входах +10, С, а выходные импульсы снимают с выхода < О.
В телевизионной приставке "Скачки" используются шестиразрядные реверсивные счетчики (рис. 16). Функционирование шестиразрядного счетчика ничем не отличается от рассмотренного ранее счетчика К133ИЕ7.
Счетчики.
В этой статье я постараюсь рассказать про счетчики, про их описание на Verilog и их схемотехническое представление в RTLViever.
Счетчики широко применяются везде, где нужно посчитать число некоторых событий, да и не только для этого
Двоичный счетчик.
Вот это просто двоичный счетчик. На входе данных группы триггеров стоит сумматор. Одно из слагаемых для сумматора — это предыдущее значение счетчика, а второе слагаемое — константа «единица».
reg [3:0]counter;
always @( posedge clk)
counter <= counter + 1’d1;
Вот представление этого счетчика в RTLViewer:
К сожалению симулировать такой счетчик не получится, так как симулятору не известно начальное значение регистров counter[3:0] , значит он не сможет вычислить и все последующие значения счетчика. Чтобы провести симуляцию нам нужен двоичный счетчик с ассинхронным сбросом.
Двоичный счетчик с асинхронным сбросом.
reg [3:0]counter;
always @( posedge clk or posedge reset)
if (reset)
counter <= 4’d0;
else
counter <= counter + 1’d1;
Вот его схемотехническое представление в RTLViewer:
И вот его временная диаграмма:
Видно, что по фронту тактовой частоты в регистры счетчика будет записываться очередное значение, на единицу большее, чем предыдущее. Если в коде Verilog использовать минус, вместо плюса, то счетчик будет считать в обратную сторону.
Еще раз подчеркну, что ассинхронный сброс или установка как правило используются только в самом начале работы устройства.
Двоичный счетчик с синхронным сбросом.
Здесь обнуление регистров счетчика происходит по фронту тактовой частоты. В схеме появляется мультиплексор, который выбирает для записи в регистры счетчика либо следующее значение, либо ноль.
always @( posedge clk)
if (reset)
counter <= 4’d0;
else
counter <= counter + 1’d1;
Вот представление в RTL:
И его временная диаграмма:
Счетчик с асинхронным сбросом и входом разрешения и сигналом загрузки.
Чтобы как-то разнообразить описание счетчиков я решил в этом примере дать более «осмысленные» имена сигналам. Представим себе, что мы разрабатываем свой процессор:
- В процессоре есть указатель на исполняемую инструкцию instr_ptr[15:0] .
- После сброса системы по сигналу reset этот указатель instr_ptr устанавливается на инструкцию по адресу ноль.
- С каждым тактом исполнение программы движется вперед — значение instr_ptr увеличивается и каждый раз выбирается следующая команда.
- Предположим, что некоторые инструкции исполняются дольше других. Это могут быть какие нибудь сложные команды типа умножения или деления. В этом случае АЛУ процессора (арифметико-логическое устройство) выдает нам сигнал cpu_wait вставляя такты ожидания. В эти такты ожидания instr_ptr не изменяется.
- Если же в какой-то момент времени дешифратор команд увидит команду безусловного перехода ( jmp ) или условного перехода ( jz , jnz , jc и т.д.) и нужно перейти на другой адрес, то нам приходит сигнал branch_cond и в счетчик команд загружается адрес перехода branch_addr .
Вот так это все может быть записано на Verilog:
always @( posedge clk or posedge reset)
begin
if (reset)
instr_ptr <= 16’d0;
else
if (
cpu_wait)
begin
if (branch_cond)
instr_ptr <= branch_addr;
else
instr_ptr <= instr_ptr + 1’d1;
end
end
Давайте рассмотрим, что представляет из себя этот код в RTLViewer:
А вот временная диаграмма:
На этой диаграмме, как пример, видно такт ожидания на инструкции процессора по адресу 3 и переход с адреса 6 на адрес 35.
Еще счетчики могут быть не только двоичными. Вот, например:
Счетчик по модулю 10.
В этом примере максимальное число в регистре счетчика — это девять. Сигнал cout активен в этот последний такт счета. Следующий такт записывает в регистр ноль. Всего тактов, включая нулевой, получается десять. Отсюда и название — по модулю 10.
Понятно, что аналогично можно строить счетчики по любому модулю.
wire cout;
reg [3:0]counter;
always @( posedge clk or posedge reset)
begin
if (reset)
counter <= 4’d0;
else
if (counter==4’d9)
counter <= 4’b0;
else
counter <= counter + 1’d1;
end
assign cout = (counter==4’d9);
В представлении RTL видно, что кроме собственно регистра у нас есть еще сумматор и компаратор. Сумматор подготавливает для записи следующее значение счетчика, то есть counter+1 . Компаратор сравнивает текущее значение счетчика с последним в последовательности (у нас это число 9).
Считает эта схема вот так:
Сигнал cout удобно использовать, например, для каскадного соединения счетчиков как сигнал разрешения счета для старших десятичных разрядов.
Недвоичные счетчики
Недвоичные счетчики – это счетчики, у которых имеет место неравенство K ¹ 2 n . Недвоичный счетчик можно выполнить на основе двоичного путем принудительного сброса в исходное состояние всех триггеров с приходом нужного импульса.
Так, например, из четырехразрядного двоичного счетчика за счет специальной логической схемы можно выполнить двоично-десятичный счетчик, информационная емкость которого K=10, включая нулевое исходное состояние.
На рис. 5.17, а приведена таблица состояний четырехразрядного счетчика и схема реализации декадного счетчика – на рис. 5.17, б. Как следует из таблицы, комбинация Q=0, Q1=1, Q2=0, Q3=1появляется первый раз с приходом десятого импульса. В этом случае на выходе элемента И появляется 1, которая установит счетчик в нулевое положение.
На рис. 5.18 приведен пример десятичного четырехразрядного счетчика КТ1533ИЕ6. Это реверсивный счетчик. Если входной сигнал подавать на вход +1, то счетчик работает как суммирующий, если на вход –1, – то как вычитающий. Вход РЕ – разрешение работы. Входы D¸D3 предназначены для асинхронной загрузки байта, который появится на выходах Q¸Q3. Выходы ³ 9 и £ 0 предназначены для наращивания разрядности счетчика. Если соединить два КТ1533ИЕ6 так, как показано на рис. 5.19, то получим восьмиразрядный счетчик. Рис. 5.19. Схема восьмиразрядного счетчика Регистры Регистром называют цифровой узел, предназначенный для записи и хранения информации. Помимо хранения некоторые виды регистров могут преобразовывать информацию, например из последовательной во времени формы в параллельную, сдвигать записанную информацию на один или несколько разрядов в сторону младшего или старшего разрядов, инвертировать код. В соответствии с назначением различают регистры хранения и регистры сдвига. По принципу хранения информации – на статические и динамические. Статические – на потенциальных триггерах, динамические – на элементах памяти типа конденсатор (практически используется входная емкость МДП-транзистора). — разрядность: определяется количеством триггеров для хранения информации; — быстродействие: характеризуется максимальной тактовой частотой, с которой может производиться запись, чтение и сдвиг информации. Основу регистров хранения составляют одноступенчатые асинхронные RS-триггеры. Каждый триггер служит для хранения одного разряда числа. На рис. 5.21 приведена схема одного разряда регистра и его условное изображение.
Регистр имеет информационные входы b÷ bn, вход разрешения записи (P), установки 0 (R), управления считыванием в прямом коде (сч1), в инверсном коде (сч2) и выходы Q÷Qn. Управление режимом работы осуществляется подачей уровня 1 на соответствующий вход. Регистры сдвига предназначены для преобразования информации путем ее сдвига под воздействием тактовых импульсов. Такие регистры представляют собой совокупность последовательно соединенных триггеров, как правило двухступенчатой структуры. Число триггеров определяется разрядностью записываемого слова. По направлению сдвига различают регистры прямого сдвига (в сторону младшего разряда), обратного сдвига (в сторону старшего разряда) и реверсивные (направление сдвига переключается). Пo способу ввода и вывода информации – на параллельные, последовательные и комбинированные. Сущность сдвига состоит в том, что с приходом каждого тактового импульса происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд без изменения порядка следования единиц и нулей. На рис. 5.22 приведена схема комбинированного регистра сдвига и его условное изображение. В основу положены синхронные D-триггеры с установочными входами. Информация может загружаться последовательно, для этого используется вход D. С приходом каждого тактового импульса вводится один бит информации.
При параллельной нагрузке информация подается одновременно на все входы b÷b2, при подаче единицы на вход разрешения записи (PE) осуществляется загрузка во все триггеры одновременно. Направление сдвига указывается стрелкой на условном изображении регистра (на рис. 5.22, б – сдвиг в сторону младшего разряда). Контрольные вопросы и задания 1. Возьмите три JK-триггера, синхронизируемые уровнем, фронтом, срезом. На входы J и K подайте «1», на вход C – прямоугольный импульс, длительностью много большей времени переключения триггера. Нарисуйте графики выходных импульсов. 2. Возьмите триггер (см. рис. 5.19, а), подайте на вход (C) последовательность прямоугольных импульсов. Нарисуйте график выходного сигнала. 3. Возьмите RSC-триггер, синхронизируемый срезом. Соедините выход с R, а выход с S. На C подайте последовательность прямоугольный импульсов. Нарисуйте графики сигналов на выходах и . 4. Используя счетчик (см. рис. 5.17, а), постройте счетчик по модулю 5. Нарисуйте временные диаграммы на выходах Q, Q1, Q2, Q3. 5. Используя T-триггеры, переключаемые срезом импульса, постройте суммирующий трехразрядный счетчик. Нарисуйте временные диаграммы на выходах Q, Q1, Q2. 6. Укажите различие асинхронного и синхронного счетчиков. 7. Какие типы регистров вы знаете? 8. Какие преобразования цифрового сигнала можно осуществлять с помощью регистров? 6. ГЕНЕРАТОРЫ ИМПУЛЬСных СИГНАЛОВ Программное управление цифровыми устройствами предполагает определенную временную последовательность выполнения операций над цифровыми сигналами. Эти временные интервалы задаются генераторами прямоугольных импульсов. Эти же генераторы могут использоваться при использовании цифровых элементов и устройств в качестве источника тестовых импульсных последовательностей. В цифровой измерительной технике широко применяются генераторы линейно-изменяющихся сигналов , с помощью которых можно преобразовать уровень аналогового сигнала во временной интервал , заполнив который импульсами стабильной частоты , можно далее проводить обработку информации с помощью высокоточных цифровых устройств (рис. 6.1). Автогенератором называется независимый преобразователь напряжения источника питания в периодическую последовательность импульсов прямоугольной или какой-то другой формы. Автогенератор может работать в ждущем (заторможенном) режиме, когда 6.1. Автогенераторы прямоугольных импульсов Принцип построения мультивибраторов во многом схож с автогенераторами гармонических колебаний – наличие положительной обратной связи с усилением по петле больше единицы. Существенное отличие Рассмотрим процессы, происходящие в схеме мультивибратора с одной хронирующей емкостью (рис. 6.2). Положительная обратная связь замыкается через конденсатор С и два последовательно соединенных инвертора. Действует эта связь только тогда, когда оба инвертора находятся в активном (усилительном) режиме. Развивающийся в это время регенеративный процесс приводит к тому, что на выходе одного инвертора устанавливается высокий уровень, а на выходе другого – низкий. Инверторы теряют усилительные свойства, регенеративный процесс прекращается, и состояние выходов инверторов остается неизменным на время, которое и определяет длительность импульсов. Для упрощения анализа будем полагать значение нижнего логического уровня равным нулю, а верхнего – значению напряжения питания инверторов Е; длительность регенеративного процесса, когда состояние выводов инверторов меняется на противоположные; напряжение на открытом диоде VD, защищающем вход инвертора от отрицательного напряжения, равно нулю. Начнем с рассмотрения некоторого условного начального состояния, когда напряжение на конденсаторе равно нулю, а состояние инверторов соответствует рис. 6.3. С этого момента происходит заряд конденсатора по цепи:
В новом состоянии инверторов происходит процесс перезаряда конденсатора по цепи: +Е ® С ® R ® общий провод. В результате Uc сначала снижается до нуля, а затем меняет свой знак на противоположный. Как только выполнится условие где – напряжение, при котором входной инвертор переходит в состояние логической единицы (момент t2 на диаграмме – рис. 6.5), –произойдет очередное переключение инверторов. Схема снова приходит в состояние, соответствующее рис. 6.3. В момент этого переключения диод открывается отрицательным напряжением на конденсаторе, конденсатор разряжается до нуля, и схема возвращается в состояние, с которого мы начали ее рассматривать. Это говорит о периодическом характере процесса, переключающего инверторы, в результате которого и генерируются импульсы (рис. 6.5), которые можно снимать с выходов как первого, так и второго инверторов. Длительность интервалов , определяется по соотношению, известному из электротехники, для экспоненциальных процессов заряда и перезаряда конденсатора с постоянной времени (выходные сопротивления инверторов пренебрежимо малы): где – напряжение, которое установилось бы на конденсаторе в процессе заряда (разряда) при ; , – соответственно начальное и конечное напряжения на конденсаторе. Для диаграмм по рис. 6.5 для этапа имеем , , , Для перезарядки имеем Период и частота следования импульсов соответственно равны Из приведенных соотношений следует, что нестабильность частоты определяется нестабильностью параметров R и C пороговых уровней микросхем U’, U” и источника питания Е. Достижение высокой стабильности частоты мультивибратора обеспечивается введением в генератор гармонических колебаний кварца вместо хронирующего конденсатора. Дата добавления: 2016-06-22 ; просмотров: 3567 ; ЗАКАЗАТЬ НАПИСАНИЕ РАБОТЫ Четырехразрядный двоичный счетчик схемаМИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ УФИМСКИЙ ГОСУДАРСТВЕННЫЙ АВИАЦИОННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ФИЛИАЛ В Г. ИШИМБАЙ «Четырехразрядный двоичный счетчик с последовательным переносом на D – триггерах» Выполнили: студент гр. Принял: Султанов Р.Г. Цель: Изучение назначения и функции устройства счетчик. Знакомство с принципом работы устройства счетчик. Оборудование: Электронная лаборатория Electronics Workbench. Информация снимается с прямых и (или) инверсных выходов всех триггеров. В паузах между входными импульсами триггеры сохраняют свои состояния, т. е. счетчик запоминает число входных импульсов. Нулевое состояние всех триггеров принимается за нулевое состояние счетчика в целом. Остальные состояния складываются по числу поступивших входных импульсов. Когда число входных импульсов Nвх>Kcч происходит переполнение, после чего счетчик возвращается в нулевое состояние и цикл повторяется. Коэффициент счета, таким образом, характеризует число входных импульсов, необходимое для одного цикла и возвращения в исходное состояние.
Цифровые счетчики классифицируются следующим образом: по модулю счета: двоичные, двоично-десятичные, с произвольным модулем счета; по направлению счета: суммирующие, вычитающие, реверсивные; по способу организации внутренних связей: с последовательным переносом, с параллельным переносом, с комбинированным переносом, кольцевые. Классификационные признаки независимы и могут встречаться в различных При построении суммирующего счетчика с последовательным переносом на триггерах необходимо соединить прямой выход последующего триггера со входом последующего триггера. Рис. 1. Суммирующий счетчик с последовательным переносом. При построении вычитающего счетчика с последовательным переносом, необходимо соединить инверсный выход предыдущего со входом Рис. 2. Вычитающий счетчик с последовательным переносом. Такие триггера называют последовательными (или счетчиками с последовательным переносом), так как в них каждый триггер переключается выходным сигналом предыдущего триггера. Временные состязания сигналов в таких счетчиках отсутствуют, поскольку триггеры переключаются поочередно, один за другим. Последовательные счетчики отличаются простотой схемы, но обладают низким быстродействием. Максимальное время установления последовательных счетчиков наблюдается при переходах, сопровождающихся переключением всех разрядов (например, от 1111 к 0000 в суммирующем счетчике). Это время пропорционально числу разрядов счетчика и времени переключения триггеров. Параллельные счетчики (синхронные с параллельным переносом) имеют максимальное быстродействие, поскольку в них все разряды переключаются Параллельный счетчик содержит разрядные триггеры с конъюнкторами, анализирующими состояния предыдущих разрядов. При поступлении входного сигнала переключаются только те триггеры, для которых все предыдущие были единичном состоянии, что и требуется. Время установления счетчика не зависит от разрядности и равно Трудности реализации многоразрядных параллельных счетчиков связаны с ростом числа входов у конъюнкторов (или числа входов J и K в триггерах) по мере увеличения разрядности счетчика. Второй ограничивающий фактор ñ рост нагрузки на выходы триггеров по мере увеличения числа разрядов счетчика. Применение различных схем буферного типа для преодоления указанных ограничений обычно нежелательно, так как снижает быстродействие счетчика. Рис. 3. Схема параллельного счетчика В параллельных счетчиках все разряды переключаются одновременно, поэтому их структуре свойственны временные состязания сигналов. При использовании двухступенчатых триггеров состязания исключаются. Реверсивные счетчики изменяют направление счета под воздействием управляющего сигнала или при смене точки подачи считаемых сигналов. В первом случае схема имеет счетный и управляющий входы, во втором ñ два Наиболее распространенный способ построения реверсивных счетчиков ñ переключение межразрядных связей. На рис. 1 и 2 видно, что счетчики прямого и обратного счета различаются лишь точкой съема сигнала, подаваемого с предыдущего разряда на последующий. Если управляющий сигнал перестраивает межразрядные связи, перенося точку съема сигнала с одного выхода триггера на другой, то реализуется схема реверсивного счетчика. Последовательный счетчик преобразуется в реверсивный путем введения в его структуру элементов реверса. В связи с появлением дополнительных задержек введение реверса снижает быстродействие счетчика. Схема четырехразрядного двоичного счетчика с последовательным переносом на D – триггерах приведена на рис. 5.   Загрузка...Похожие публикации/div> detector |
