Azotirovanie.ru

Инженерные системы и решения
2 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Синхронный двоичный счетчик

Синхронный двоичный счетчик

Синхронный двоичный счетчик. Страница 1.

(51)5 Н ОЗК 23/40 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ 6 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Морской гидрофизический институтАН УССР(56) Авторское свидетельство СССРМ 1190520, кл, Н 03 К 23/40, опублик.07,11.85.Букреев И.Н., Мансуров Б.М., Горячев В,И.Микроэлектронные схемы цифровыхустройств. — М.: Советское радио,1973, рис. 5.3; рис 5.8,Изобретение относится к дискретной и импульсной технике и может найти применение в различных вычислительных устройствах для счета импульсов,Целью изобретения является повышение быстродействия счетчика,На чертеже изображена функциональная схема 4-разрядного синхронного двоичного счетчика.Счетчик содержит элементы И — НЕ 1-1- 1-4; 2-1 — 2-4; 3-1-3-4; 4-1 — 4-4; 5-1 — 5-4;6-1 — 6- 4;7 — 10,В каждом разряде выход элемента 1 соединен с первым входом элемента 2, а в первом разряде — и с вторым входом элемента 6, выход элемента 2 соединен с первыми входами элементов 1 и 3, выход элемента 3 соединен с первым входом элемента 4, а выход последнего — с первым входом элемента 5. В первом разряде выход 4-1 соединен также с третьим входом элемента 1-1. Выход элемента 5 в каждом раз Ы 2159816 Т А 1(54) СИНХРОННЫЙ ДВОИЧНЫЙ СЧЕТЧИК (57) Изобретение относится к дискретной и импульсной технике. Цель изобретения — повысить быстродействие счетчика. Каждый -й разряд счетчика содержит два коммутирующих и один выходной триггеры, построенные на элементах И — НЕ, Цель изобретения достигается за счет введения четырех элементов И — НЕ, формирующих сигналы переполнения счетчика и группового переноса, дополнительных входов в элементы И — НЕ выходных и коммутирующих триггеров.1 ил. ряде соединен с первым входом элемента 6 и является прямым выходом разряда счетчика. Выход элемента 6 является инверсным выходом разряда счетчика и соединен с вторым входом элемента 2 своего разряда. Тактовый вход Т счетчика соединен с вторыми входами элементов 1 — 1-1-4, 4-1-4-4, 7 и 10. Выход элемента 2 — 1 соединен с третьими входами элементов 2 — 2 — 2 — 4 и с вторым входом элемента 8, Выход. элемента 2 — 2 соединен с четвертыми входами элементов 2 — 3 и 2 — 4 и с третьим входом элемента 8, четвертый вход которого подключен к пятому входу элемента 2-4 и к выходу элемента 2-3, а выход элемента 2-4 соединен с пятым входом элемента 8. Кроме того, выход элемента 4-3 подключен к второму входу элемента 6-2, выход элемента 4 — 4 — к второму входу элемента 6 и к третьему входу элемента 6-2, выход элемента 10 соединен с четвертым входом элемента 6-2, с третьим входом элемента 6 — 3 и с вторым входом40 ние 1111, по которому все запреты на входах элемента 8 с выходов элементов 2-1-2-4 55 будут сняты, и затем по 16-му импульсу,элемента 6-4, а выход элемента 9 является выходом сигнала переноса счетчика. Каждый из элементов 4-1-4-4 содержит по а дополнительных входов, причем )-е дополнительные входы этих элементов соединены между собой, с 0+2)-м входом элемента 10 и с )-м входом 11 переноса счетчика.Синхронный двоичный счетчик работает следующим образом.Пусть исходное состояние счетчика — нулевое, т.е, аааза 2 а 1 = 0000, а на шине Т — сигнал логического нуля. В этом состоянии все элементы 1 и 4 и элементы 7 и 10 поддерживают на выходах сигнал логической «1», а элементы 2-2 — 2-4 и элемент 8 заперты сигналом «0» с выхода элемента 2-1. Закрытые состояния элементов 4-2 — 4-4 (и элемента 10) поддерживаются сигналами «О» с выходов элементов 3-2: 3 — 4 (и элемента 9).С приходом первого счетного импульса Т=1 открывается только элемент 4 — 1, устанавливая в «1» первый выходной .триггер счетчика: ааза 2 а 1 = 0001, После этого элемент 2 — 1 приобретает на выходе состояние «1», разрешая работу элементов 2-2 — 2 — 4 и 8, которые заперты сигналами «О» с выходов элементов 2 — 1 — 1 — 4 и 7, сработавших по Т== 1. Во время паузы (Т = 0) запираются элементы 1-1 — 1-4, 4-1 — 4-4 и 7,10, а на выходе элемента 2-2 появляется сигнал «О», запирающий элементы 2-3, 2 — 4 и 8. По второму счетному импульсу Т=1 счетчик принимает состояние 0010. Заметим, что первый разряд счетчика представляет собой известную схему 0-триггера на основе трех триггеров, которые работают в счетном режиме, независимо от состояний элементов остальных разрядов. Во время второй паузы (Т=О) вырабатывается запрещающий уровень «0» с выхода элемента 2-1, а по третьему Т=1 счетчик принимает состояние 0011, Во время третьей паузы выходной сигнал элемента 2 — 3 равен «0», и элементы 2-4 заперты. По четвертому импульсу первый разряд сбрасывается в «О», а сигналом «О» с выхода элемента 4-3 устанавливается в «0» второй разряд и в «1» третий; таким образом состояние счетчика станет равным 0100.Далее счетчик с каждым новым импульсо прибавляет к своему содержимому по единице, вплоть до 15-го импульса, по окончании которого счетчик принимает состоя 5 10 15 го 25 сигналом «0» с выхода элемента 10 будут установлены в «0» разряды второй, третий и четвертый, а первый разряд сбрасывается в «0» сигналом «О» с выхода элемента 4 — 1. Таким образом, счетчик возвращается в исходное состояниеФормула изобретения Синхронный двоичный счетчик, имеющий и разрядов и содержащий в каждом разряде шесть элементов И-НЕ, в каждом разряде выход первого из них соединен с первым входом второго, выход которого соединен с первыми входами первого и третьего элементов И-НЕ, выход последнего подключен к первому входу четвертого элементов И — НЕ, выход которого соединен с вторым входом третьего и первым входом пятого элемента И — НЕ, выход последнего связан с первым входом шестого элемента И — НЕ, выход которого соединен с вторыми входами второго и пятого элементов И — НЕ, вторые входы первого и четвертого элементов И-НЕ,соединены с тактовым входом счетчика, в,первом разряде счетчика выход первого элемента И — НЕ соединен с вторым входом шестого элемента И — НЕ, а выход четвертого элемента И — НЕ связан с третьим входом первого элемента И — НЕ, о т л ич а ю щ и й с я тем, что, с целью повышения его быстродействия, в него введены седьмой, восьмой, девятый и десятый элементы И — НЕ, а также в входов переносов, причем )-й вход переноса =1,п) соединен с )-мя дополнительно введенными входами четвертых элементов И — НЕ всех разрядов и с +2) — м входом десятого элемента И — Н Е, выход второго элемента И — НЕ 1-го разряда (1=1,п) подключен к дополнительно введенным (Н 2)-м входам вторых элементов И-НЕ старших разрядов и к (+1)-му входу восьмого элемента И — НЕ, выход четвертого элемента И-НЕ 1-го разряда соединен с(к+1)-м дополнительно введенным входом шестого элемента И-НЕ 1-го разряда (Ь 2, и; 1), выход седьмого элемента И-НЕ соединен с первым входом восьмого элемента И — НЕ, выход которого подключен к первым входам седьмого и девятого элементов И-НЕ, выход последнего является выходом переноса счетчика и связан с первым входом десятого элемента И — НЕ, второй вход которого соединен с вторым входом седьмого элемента И-НЕ и с тактовым входом счетчика, а выход десятого элемента И-НЕ соединен с дополнительно введенными (и+2-1)-ми входами шестых элементов И-НЕ 1-х разрядов.1598167 а а Составитель О.Скво Техред М,Моргентал ва Корректор О.Кравцо Редактор В.Буренк роизводственно-издательский комбинат «Патент», г. Ужгород, ул.Гагарина, 10 Заказ;.3071 Тираж 657 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5

Читайте так же:
Разбор слова по составу счетчики

Заявка

МОРСКОЙ ГИДРОФИЗИЧЕСКИЙ ИНСТИТУТ АН УССР

ЕРМАКОВ АЛЕКСАНДР ГРИГОРЬЕВИЧ, ШУГАЕВ АЛЕКСАНДР ВАСИЛЬЕВИЧ

МПК / Метки

Код ссылки

<a href="https://patents.su/3-1598167-sinkhronnyjj-dvoichnyjj-schetchik.html" target="_blank" rel="follow" title="База патентов СССР">Синхронный двоичный счетчик</a>

Устройство для управления загрузкой, выгрузкой и перемещением заготовок в кольцевой печи

Загрузка.

Номер патента: 1721420

. с выходом элемента И 83, выход элемента И 115 соединен с входом элемента 86 задержки и первым входом реверсивного счетчика 84, который своим выходом соединен соответственно с первым входом компэратора 94 и входом компаратора 85, который выходом соединен с первым входом элемента 71 памяти, первый выход счетчика 88 соединен.с входом дешифратора 89, который своими выходами (с единицы по и-й) соединен соответственно с первыми входами элементов (с единицы по и-й элемент) блока 95 элементов И и первыми входами ключей(с единицы по и-й ключ) блока 92 ключей, вторые входы которого соединены с вторыми выходами регистров регистра 91 выгрузки, который первыми входами соединен соответственно с первым выходом дешифратора 77 и первым входом блока 90.

Кольцевой счетчик с устройством обнаружения ошибок

Загрузка.

Номер патента: 1015500

. счетчик с уст.ройством,обнаружения ошибок, содержащий П-разрядный регистр сдвига,первый элемент ИЛИ, первый элементИ, входную шину, которая соединенас тактовым входом регистра сдвига,. прямой выход последнего разряда 60которого соединен с информационнымвходом первого разряда регистра сдвига, выходы разрядон которого со второго по К»ый, где К больше или рав»но целой части числа П/2+1, соедиие» Я ны с входами первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого разряда регистра сднига,вве» дены второй,и третий элементы ИЛИ, элемент НЕ, второй элемент И, груп- а из П элементов И, группа из П: лементов задержки и дополнительный лемент задержки, вход и выход.

Читайте так же:
Особенность типа данных счетчик

Устройство для проверки счетчиков

Загрузка.

Номер патента: 1099388

. элемента 6=1 равнозначностисоединены с первыми информационнымишинами из групп 19=1 — 19=5, вторые 10информационные шины которых соединены с входами элемента 6=2 равнозначности, входы элемента 6=3 равнозначности соединены с третьимиинформационйыми шинами из групп 19=1 1519=5, четвертые информационные шиныкоторых соединены с входами элемента 6=4 равчозначности, выходы элементов 6-«1 — 6=4 равнозначности соединены с входами элемента 5 И-НЕ,выход которого соединен с вторымвходом элемента 18 ИЛИ, выход и первый вход которого соединены соответственно с входом установки в «О»первого триггера.3 и с выходом третье 25го элемента 17 И, входы которого соединены с выходом элемента 16 задержки и с выходом элемента 15 НЕ.

Устройство для обнаружения кратных дефектов в группе типовых элементов замены

Загрузка.

Номер патента: 1126966

. элемента ИЛИ, третийвход которого, соединен с выходомкнопки «Пуск», а выход — с вторымвходом триггера пуска,На фиг, 1 изображена схема устройства обнаружения кратных дефектовв группе типовых элементов замены;на Фиг. 2 — временная диаграмма(граф поиска).Устройство содержит типовые элементы 1 замены, генератор 2 тестов,реверсивный счетчик 3, первый,4.1 ивторой 4,2 элементы И, первый блок5 индикации, второй блок 6 индикаций,триггер 7 пуска, генератор 8 импульсов, элементы ИЛИ 9.1.и 9.2, кнопку10 «Сброс», кнопку 11 «Пуск», группусхем 12 сравнения, группу коммутаторов 13, группу переключателей .14,регистр 15, элемент НЕ-И 16, схему17 сравнения, параллельный накапливающий сумматор 18, блок 19 переключателей, состоящий из переключателей20 и.

Устройство для контроля многовыходных логических элементов

Загрузка.

Номер патента: 1345198

. также через элемент ИЛИ 12 Обеспечивает срабатывание триггера 13 иблока 6 сравнения,Сигнатура с выходов МСА 9 выдает 5ся в блок 15 индикации, результатсравнения сигнатур также вьдается вблок 15.Если на каком-то такте, напримерпри контроле наиболее короткого канала КЛЭ 8, произошло несравнение сигнатур, то блок индикации высвечиваетсигнал «Не годен», а блок 6 сравненияпосредством элемента ИЛИ-НЕ 22 блока2 управления останавливает процессконтроля.Кроме того, контроль останавливается посредством элемента ИЛИ-НЕ 22при появлении «1» на последнем выходегенератора 7 тестов (например, в старшем разряде счетчика),Елок 6 сравнения на фиг,3 обеспечивает сравнение эталонной сигнатурыиз блока 5 памяти и МСА 9 посредствомсхемы 25.

A. Аппаратный способ изменения модуля пересчета двоичных счетчиков. Его реализация для счетчиков с асинхронным и синхронным сбросом.

Аксиомы, теоремы и тождества алгебры логики, принцип подстановки, принцип двойственности, метод перебора (§ 1.1/стр. 7 – 10). 2. Операция сумма по модулю два и ее свойства (§ 1.1/стр. 10 – 11). 3.Позиционные системы счисления, преобразование чисел из одной системы счисления в другую; двоично-десятичные и унитарный коды (§ 1.2/стр. 12 – 15). 4. Переключательные функции. Область определения функций. Таблицы истинности. Полностью и неполностью определенные функции. Полностью неопределенная функция (§ 1.3/стр. 16 – 19). 5. Принцип двойственности и закон двойственности (§ 1.4/стр. 19 – 20; без доказательства). Теоремы разложения и связанные с ними тождества, #линейные функции (§ 1.5/стр. 21 – 25; без мультиплексных функций и разложения Рида). 8. Первичные термы, минтермы, макстермы и их свойства (§ 1.7/стр. 34 – 37) 9. Совершенные нормальные формы представления функций: СДНФ, СКНФ и #СНФ в базисах И–НЕ и ИЛИ–НЕ (§ 1.8/стр. 37 – 41) 10. Конъюнктивные термы (§ 1.9/стр. 41 – 42). Минимизация переключательных функций. Определение МДНФ, МКНФ и МНФ в базисах И–НЕ и ИЛИ–НЕ (§ 1.10/стр. 43 – 47). 11. Диаграммы Вейча, m-кубы, правила минимизации (§ 1.11/стр. 48 – 54). Пример минимизации функции во всех базисах (§ 1.12/стр. 58 или любой другой пример). 12. Минимизация неполностью определенных функций. Комбинационные схемы. Совместная минимизация нескольких функций (§ 1.12/стр. 54 – 58). Скобочные формы функций, порядок функций и КС (§ 1.13/стр. 58 – 60 до МЭ). 13. Переходные процессы в КС (§ 2.2/стр. 73 – 76). Синтез КС, свободных от состязаний (§ 2.5/стр. 89 – 94; без доказательства). 14. Потенциальные и импульсные сигналы, операторные тождества (§ 2.1/стр. 69 – 73; текст на стр. 71 – 72, набранный петитом, опустить). 15. Основная модель асинхронного потенциального автомата, функции переходов и выхода автомата (§ 3.1/стр. 95 – 100). 16. Переходные процессы в АПА (устойчивые и неустойчивые состояния автомата, три варианта переходов между внутренними состояниями). Шесть условий синтеза АПА (§ 3.2/стр. 100 – 106). 17. Асинхронные потенциальные триггеры типа R–S, их синтез и анализ (§ 3.3/стр. 107 – 111; § 5.7/стр. 337: рис. 5.74* – только ТР2). Табличный метод отыскания функций возбуждения (есть только в лекциях). 18. Асинхронные потенциальные триггеры типа D–L и их синтез (§ 3.3/стр. 111 – 114; триггер Эрла; § 5.7/стр. 339: рис. 5.76* – только ТМ7; § 5.7/стр. 341: рис. 5.77* – только ИР22) 19. Основная модель синхронного автомата. Функции переходов и выхода автомата. Переходные процессы (§ 4.1/стр. 179 – 182). 20. Синхронные D-триггеры (лучше использовать лекции; § 3.7/стр. 153 – 157 не понять без изучения § 3.4 и § 3.6/стр. 147 – 150). Триггеры типов D/R и D/R–S, их функции переходов (§ 4.2/стр. 186; § 5.8/стр. 349: рис. 5.85* – только ТМ2; § 5.8/стр. 354: рис. 5.88* – только ИР35). Пример синтеза синхронного автомата на D-триггерах (например, счетчика; см. лекции). 22. Синхронные триггеры типов J–K и T: словесное описание и табличное задание их функции переходов, функции возбуждения (§ 4.2/стр. 187; § 5.8/стр. 350: рис. 5.86* – только ТВ6, ТВ9, ТВ10). 24. Интегральные схемы ТТЛ серий (§ 5.1/стр. 263 – 268: рис. 5.1 – 5.3*, табл. 5.1 – 5.3*). Транзисторно-транзисторная логика (ТТЛ, TTL) — разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов. Название транзисторно-транзисторный возникло из-за того, что транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резисторно-транзисторной и диодно-транзисторной логики). 25. Интегральные схемы КМОП серий (§ 5.2/стр. 286 – 290: рис. 5.17 – 5.19*, табл. 5.9 – 5.10*). КМОП (комплементарная структура металл-оксид-полупроводник; англ. CMOS, complementarymetal-oxide-semiconductor) — набор полупроводниковых технологий построения интегральных микросхем и соответствующая ей схемотехника микросхем. Подавляющее большинство современных цифровых микросхем — КМОП В технологии КМОП используются полевые транзисторы с изолированным затвором с каналами разной проводимости. Отличительной особенностью схем КМОП по сравнению с биполярными технологиями (ТТЛ, ЭСЛ и др.) является очень малое энергопотребление в статическом режиме (в большинстве случаев можно считать, что энергия потребляется только во время переключения состояний). 26. Классификация выходных каскадов ЛЭ (рис. 5.43). Применения ЛЭ с открытым коллекторным выходом (§ 5.4/стр. 307 – 314: рис. 5.46, 5.47, 5.49). #Приемопередатчики с открытым коллекторным выходом (§ 5.4/стр. 317 – 319: рис. 5.55). 27. ЛЭ с тремя состояниями выхода: обозначение, условие реализации функции "Монтажное ИЛИ" (§ 5.5/стр. 322 – 323: рис. 5.59,а или аналогичный). Шинные драйверы (§ 5.5/стр. 325 – 327: рис. 5.63* – только АП3, АП4, АП5). Приемопередатчики (§ 5.5/стр. 330 – 332: рис. 5.66; § 5.9/стр. 364 – 369: рис. 5.95*, 5.96* – только АП26, АП6, рис. 5.97*, 5.99* – только АП6). 28. Дешифраторы (§ 6.1/стр. 417 – 420: рис. 6.1,а,б,в; 6.2* – только ИД6 и ИД10, рис. 6.3*, 6.4*). 29. Демультиплексоры и их каскадирование (§ 6.2/стр. 421 – 424: рис. 6.5, 6.6, 6.7* – только ИД4, ИД5, ИД6, ИД7 и ИД14; стр. 426 – 428: рис. 6.11, 6.12). 30. Мультиплексоры и их каскадирование (§ 6.3/стр. 432 – 440: рис. 6.19 – 6.22, 6.24* – только КП2, КП7, КП16, КП18 и КП19, рис. 6.25* – только КП11, КП12, КП14 и КП15, рис. 6.26 – 6.29). 31. Мультиплексоры–демультиплексоры (§ 6.5/стр. 461, 466 – 469: рис. 6.56* – только КП1 и КП2). 33. Комбинационные сумматоры с последовательным переносом, #полусумматоры (§ 6.10/стр. 523 – 528: рис. 6.96, 6.97, 6.98* – только ИМ2, ИМ3, ИМ5, рис. 6.99) 35. Прямой и дополнительный коды (§ 6.9, стр. 511–513). 36. Классификация сдвигающих регистров. Сдвигающие регистры типов SI/SO и SI/PO и их каскадирование (§ 4.4/стр. 204 – 206: рис. 4.21, 4.28 <при M1 = 0, M0 = 1>; § 7.1/стр. 589 – 592: рис. 7.1, 7.3* <только ИР4, ИР8, ИР31, ИР46 и SN74LS91>и 7.4). 37. Сдвигающие регистры типа PI/SO и PI/PO и их каскадирование (§ 4.4/стр. 207 – 208: рис. 4.24,а,б, 4.25; § 7.2/стр. 599 – 602: рис. 7.11*, 7.12). 38. Реверсивные сдвигающие регистры и их каскадирование (§ 4.4/стр. 208 – 211: рис. 4.24,в, 4.26; § 7.3/стр. 616 – 620: рис. 7.25, 7.27* <только ИР11>и 7.28). 39. Асинхронные импульсные двоичные счетчики (§ 4.5/стр. 211 – 212: рис. 4.29; § 4.6/стр. 250 –252: рис. 4.57, 4.58,а; § 7.4/стр. 624 – 625: рис. 7.34* <только ИЕ19>). 40. Синхронные двоичные счетчики (§ 4.5/стр. 216: рис. 4.32; § 7.5/стр. 634, 637: рис. 7.46* <только ИЕ10 и ИЕ18>и 7.47*). 41.Реверсивные двоичные счетчики (§ 4.5/стр. 225 – 227: рис. 4.41; § 7.7/стр. 670 – 673: рис. 7.74* <только ИЕ17>). 42. Каскадирование счетчиков, имеющих инверсные или прямые сигналы управления P0 и E, с организацией последовательного и параллельного переносов (§ 4.5/стр. 219 – 225: рис. 4.38*,б, 4.39*, 4.40*, 4.46*,б,в; § 7.5/стр. 641 – 643: рис. 7.50*). 43. Программирование модуля пересчета двоичных счетчиков (§ 7.5/стр. 645 – 650: рис. 7.54, 7.55, 7.58*,а,б).

Читайте так же:
Масло для роторных счетчиков

a. Аппаратный способ изменения модуля пересчета двоичных счетчиков. Его реализация для счетчиков с асинхронным и синхронным сбросом.

44. Программирование модуля пересчета реверсивных двоичных (§ 7.7/стр. 695 – 699: рис. 7.94, 7.96*,а,б)

Цифровые счетчики Асинхронный десятичный счетчик Синхронные счетчики

Сразу хочу сказать, что здесь никакой воды про цифровые счетчики, и только нужная информация. Для того чтобы лучше понимать что такое цифровые счетчики, асинхронный десятичный счетчик, синхронные счетчики , настоятельно рекомендую прочитать все из категории Электроника, Микроэлектроника , Элементная база

цифровые счетчики

Счетчик импульсов – устройство, предназначенное для подсчета числа импульсов, поданных на вход. Результат счета в них записывается в двоичном коде
Цифровую схему, выполняющую функцию счета, можно собрать из триггеров и логических элементов.
Счетчики строятся на основе JK или Т-триггеров
Разрядность счетчика определяется максимальным числом, до которого он считает в двоичном коде
чтобы собрать счетчик по модулю 16 необходимо 4 триггера

CT2 – двухразрядный двоичный счетчик
Цифровые счетчики Асинхронный десятичный счетчик Синхронные счетчики

Выходы:1, 2 – обозначение двоичных разрядов
С1 – счетный вход синхронизации
R — установка 0 (сброс)

Счетчики применяют:
• для подсчета чисел, импульсов, временных интервалов ,
• упорядочения последовательностей,
• для адресации,
• для построения делителей частоты,
• для построения элементов памяти.

Счетчики по модулю
Модуль счетчика показывает, через какое число различных состояний проходит счетчик в процессе полного цикла счета.

Пример 1 . Об этом говорит сайт https://intellect.icu . Для счета по модулю 5, циклом является последовательность двоичных чисел: 000, 001, 010, 011,100 (т.е. 0,1,2,3,4).

Пример 2. На выходе 4-х разрядного двоичного счетчика инициируются 4 двоичных разряда; такой счетчик считает от 0000 до 1111 (т.е. от 0 до15).

асинхронный десятичный счетчик . (Счетчик по модулю десять)

Цифровые счетчики Асинхронный десятичный счетчик Синхронные счетчики
Считает от 0000 до 1001 (от 0 до 9) , т.е. нужно 4 двоичных разряда 8 4 2 1 следовательно, счетчик реализуется на четырех JK-триггерах и элементе И-НЕ. Триггеры находятся в режиме переключения J=K=1. Тактовые импульсы запускают только первый триггер Т1, триггер Т1 запускает Т2 и т.д.
Такой триггер называется последовательным или счетчиком со сквозным переносом.
Каждый более старший разряд переключается в 2 раза реже предыдущего. Логический элемент И-HE – для установки всех триггеров в «0» с приходом десятого импульса (1010), т.е. при подаче логической «1» на D и B на логическом элементе И-HE, все триггеры обнуляются, и счетчик опять начинает считать импульсы, И-HE обеспечивает сброс.

Читайте так же:
Счетчик для поверки аспираторов

синхронные счетчики

Для увеличения быстродействия цифровых устройств, необходимо чтобы счетчики срабатывали синхронно с тактовыми импульсами. Эта задача реализована в синхронных счетчиках.

Рассмотрим 3-разрядный счетчик по модулю 8.
Цифровые счетчики Асинхронный десятичный счетчик Синхронные счетчики
JK-триггеры работают в режиме переключения и в режиме блокировки

А как ты думаешь, при улучшении цифровые счетчики, будет лучше нам? Надеюсь, что теперь ты понял что такое цифровые счетчики, асинхронный десятичный счетчик, синхронные счетчики и для чего все это нужно, а если не понял, или есть замечания, то нестесняся пиши или спрашивай в комментариях, с удовольствием отвечу. Для того чтобы глубже понять настоятельно рекомендую изучить всю информацию из категории Электроника, Микроэлектроника , Элементная база

Что такое синхронный двоичный счетчик

Подумываю над изготовлением устройства захвата для осцилографа..
входная цепь пока простая до АЦП я дошел
теперь мне нужно данные с АЦП записывать в SRAM — для этого нужно в автоматическом режиме генерировать адрес для записи — вот для этого мне и нужен счетчик который сможет работать на частоте 50-60 мгц и будет иметь 16-20 счетных разрядов..

наверняка для этого есть какие то микросхемы (не делать же на ИЕ4 или ИЕ7, тем более что у них максимальная частота 25 мгц)

ктото сможет что нить подсказать ?

на чем можно это сделать ?

p.s. варианты с микроконтроллерами не рассматриваем, со скоростью 50-60 мгц ни один контроллер формировать адрес не сможет на своих шинах

JLCPCB, всего $2 за прототип печатной платы! Цвет — любой!

Зарегистрируйтесь и получите два купона по 5$ каждый:https://jlcpcb.com/cwc

а поточнее не пошлете ?

плис это дорого (я так понял не менее 10 баксов стоит одна, а в моей деревне точно 20).
или есть что нить подешевле ?

Читайте так же:
Счетчик для водителей такси

Сборка печатных плат от $30 + БЕСПЛАТНАЯ доставка по всему миру + трафарет

Цен и ассортимента на ПЛИСы не знаю. Можно найти счетчики, работающие и на бОльших частотах, но проблемы при каскадном включении счетчиков (синхнонные? асинхронные?), задержки распространения, звоны фронтов (типично для быстродействующих микросхем) и т.д.

Здесь на сайте был самодельный осциллограф на ПЛИС, можно посмотреть, как на пример.

Приглашаем всех желающих 25/11/2021 г. принять участие в вебинаре, посвященном антеннам Molex. Готовые к использованию антенны Molex являются компактными, высокопроизводительными и доступны в различных форм-факторах для всех стандартных антенных протоколов и частот. На вебинаре будет проведен обзор готовых решений и перспектив развития продуктовой линейки. Разработчики смогут получить рекомендации по выбору антенны, работе с документацией и поддержкой, заказу образцов.

сейчас смотрю alter’овские..
самая дешевая плата разработки 4900 руб..

блин, мне только счетчные функции нужны.. грубо говоря от тактового генератора в 50-60 мгц — импульсы считать и в параллельной шине выводить.. — это будет адресом для SRAM
какой это счетчик ?

а какие быстродействующие счетчики бывают ?

Навигационные модули позволяют существенно сократить время разработки оборудования. На вебинаре 17 ноября вы сможете познакомиться с новыми семействами Teseo-LIV3x, Teseo-VIC3x и Teseo-LIV4F. Вы узнаете, насколько просто добавить функцию определения местоположения с повышенной точностью благодаря использованию двухдиапазонного приемника и функции навигации по сигналам от MEMS-датчиков. Поработаем в программе Teseo Suite и рассмотрим результаты полевого тестирования.

Первый попавшийся пример, 74AC161 частота 125 МГц при питании 5В.

4-разрядный синхронный счетчик. Можно каскадировать. Можно каскадировать, чтобы в результате получился один большой синхронный счетчик, но максимальная частота сильно упадет, из-за переносов. Можно по-простому включать последовательно, но данные на выходах последних счетчиков будут отставать от первых счетчиков (не всегда это допустимо), т.е. получившийся большой счетчик будет по-сути асинхронным, зато сможет работать на максимальной частоте.

эхх.. хотелось хотябы 8 разрядов.

4-5 корпусов ведь придется ставить для 16 — 20 бит.
при цене у нас в городе до 80 руб за корпус — плис выйдет дешевле

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector