Загрузка...Проектирование синхронных счетчиков-делителей частоты на JK-триггерах
Проектирование синхронных счетчиков-делителей частоты на JK-триггерах
Синхронные счетчики имеют много общего с асинхронными счетчиками, рассмотренными на предыдущем занятии. Так общее определение синхронного счетчика аналогично определению асинхронного. При этом также различают коэффициенты пересчета (модуль счета) — количество тактовых импульсов синхронизации, которое необходимо подать на тактовый вход счетчика для того, чтобы он вернулся в исходное состояние.
Основным отличием синхронных счетчиков от асинхронных заключается в способе переключения триггеров счетчика. Если в асинхронных счетчиках каждый последующий триггер переключается только после того как переключится предыдущий, то в синхронных счетчиках все триггеры переключаются одновременно, сигнал синхронизации поступает на все триггеры счетчика параллельно.
Для получения необходимого модуля счета синхронного счетчика также требуется соответствующее количество триггеров, которое в общем случае рассчитывается по формуле
При этом следует учитывать тот факт, что n может быть нецелым. В этом случае следует округлить n до ближайшего целого большего n. В общем смысле количество триггеров может быть и большим, чем определенное по приведенной формуле, однако кроме ряда специальных применений такие счетчики будут нерациональными.
Внутреннее состояние счетчика определяется состоянием его триггеров. При этом различают младшие и более старшие триггеры счетчика состояния которых, как правило, взвешены по двоичному закону. Так младший триггер имеет вес 1, более старший — вес 2, еще более старший — 4 и т.д. Состояние счетчика, например, 9 означает что первый, самый младший триггер счетчика находится в состоянии 1, второй триггер — в состоянии 0, третий — 0, четвертый — 1, остальные, если они присутствуют, имеют состояние 0. Изменение состояния счетчика означает изменение состояния его триггеров. При этом различают счетчики с естественным порядком счета и произвольным порядком счета. В счетчиках с естественным порядком счета под действием тактовых импульсов синхронизации состояния счетчика каждый раз изменяются на единицу — вес самого младшего триггера. Для суммирующих счетчиков состояние увеличивается, для вычитающих — уменьшается.
В счетчиках с произвольным порядком счета каждый приходящий тактовый импульс может переводить счетчик в произвольное состояние из всех возможных. При этом общее число возможных состояний, которые последовательно принимает счетчик, составляют модуль счета. Состояния счетчика в пределах его модуля счета не могут повторяться. При этом модуль счета может быть существенно ниже максимального состояния счетчика. Например, счетчик может иметь модуль счета равный 4, в то время как его максимальное состояние может быть равным 15, т.е. с одной стороны для обеспечения требуемого модуля счета требуется всего два триггера, с другой для обеспечения максимального состояния — четыре. Порядок счета у такого счетчика может быть следующим
1 — 3 — 15 — 8 — 1 — 3 — 15 — 8 и т. д.
Синтезировать подобные счетчики можно используя JK-триггеры, которые под действием импульсов синхронизации могут принимать различные состояния, определяемые режимом работы, задаваемым управляющими сигналами J и K. JK-триггер имеет следующее обозначение(рис.4.1).
Рис. 4.1 Простой JK — триггер
Таблица переключений такого триггера выглядит следующим образом
0 0 0 0 режим хранения
0 1 0 0 режим сброса
1 0 0 1 режим усьановки
1 1 0 1 счетный режим
Триггеры могут иметь большее количество входов управления J и K, объединенных логикой И, а также дополнительные входы асинхронного сброса R и установки S. Обозначение триггера в этом случае выглядит следующим образом:
Рис. 3 JK — триггер с логикой 3И по входам J и K,
а также со входами приоритетного сброса и установки
Как видно из таблицы состояние триггера на текущем такте k зависит от состояния его входов J и K на предыдущем такте k-1 и от собственно состояния триггера также на предыдущем такте. При этом можно сделать следующие обобщающие выводы:
— триггер на текущем такте принимает состояние входа J на предыдущем такте, если состояние самого триггера на предыдущем такте было равно нулю;
— состояние триггера на текущем такте не зависит от состояния его входа J на предыдущем такте если состояние самого триггера на предыдущем такте было равно единице;
— триггер на текущем такте принимает состояние входа не-К на предыдущем такте, если состояние самого триггера на предыдущем такте было равно единице;
— состояние триггера на текущем такте не зависит от состояния его входа К на предыдущем такте, если состояние самого триггера на предыдущем такте было равно нулю.
Сказанное проиллюстрируем диаграммой
J = Qk, если Qk-1 = 0
J = X . если Qk-1 = 1
K = Qk, если Qk-1 = 1
K = X , если Qk-1 = 0
Руководствуясь этой диаграммой, можно синтезировать синхронные счетчики с произвольным порядком счета.
Рассмотрим, например, синхронный счетчик со следующим порядком счета
. — 4 — 1 — 2 — 0 — 5 — 7 — 6 — 4 — 1 — 2 — .
Модуль счета такого счетчика равен 7. Количество триггеров, необходимое для реализации такого счетчика равно трем. Максимальное состояние счетчика равно 7, что не противоречит количеству применяемых триггеров.
Составим сводную таблицу переключений триггеров счетчика, в которой будут отражены состояния триггеров счетчика на текущем k такте, состояния триггеров счетчика на предыдущем k-1 такте и состояния его информационных входов J и K, которые определяются согласно приведенной выше диаграмме.
| такт k-1 | такт k | |||||||||||
| N | Q3 | Q2 | Q1 | Q3 | Q2 | Q1 | J3 | K3 | J2 | K2 | J1 | K1 |
| X | X | X | ||||||||||
| X | X | X | ||||||||||
| X | X | X | ||||||||||
| X | X | X | ||||||||||
| X | X | X | ||||||||||
| X | X | X | ||||||||||
| X | X | X |
Далее для каждой функции J и K каждого из триггеров составим карты Вейча и проведем минимизацию логических функций
После минимизации всех шести логических функций для каждого информационного входа J и K каждого триггера получим переключательные функции
J3 = Q1 * Q2 J2 = Q1 J1 = Q2
___ ___ ___ ___
K3 = Q1 * Q2 K2 = Q1 K1 = Q2 + Q3
Согласно приведенным выражениям построим принципиальную схему синхронного счетчика
Рис. 3 Принципиальная схема синхронного счетчика
с произвольным порядком счета
Таким образом, мы синтезировали принципиальную схему синхронного счетчика с заданным порядком счета. Триггеры в таком счетчике будут переключаться согласно приведенной выше сводной таблице переключений триггеров. Задаваясь, таким образом, требуемым законом переключения, можно синтезировать конечный автомат призванный решать конкретные задачи.
1. Синтезировать счетчик импульсов сл следующим порядком счета
| Вариант 1) |
| Вариант 2) |
| Вариант 3) |
| Вариант 4) |
| Вариант 5) |
| Вариант 6) |
| Вариант 7) |
| Вариант 8) |
| Вариант 9) |
| Вариант 10) |
| Вариант 11) |
| Вариант 12) |
| Вариант 13) |
| Вариант 14) |
| Вариант 15) |
| Вариант 16) |
| Вариант 17) |
| Вариант 18) |
| Вариант 19) |
| Вариант 20) |
| Вариант 21) |
2. Синтезировать дешифратор натурального 4-хразрядного двоичного кода в семисегментный полный (0,1,2,…d. E, F)
3. Синтезировать дешифратор 4-хразрядного двоичного кода специального назначения (см. задание № 1) в семисегментный полный (0,1,2,…d. E, F), при этом (например для варианта 1) вместо цифры «С (12)» должна отображаться цифра «0», вместо «3» — «1» и т.д.
4. Синтезировать схему счетчика плюс схемы обоих дешифраторов в пакете MAX+II
5. Сформировать генератор тактовых импульсов для счетчика частотой следования
6. Произвести симуляцию и запрограммировать ПЛИС.
1. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем.-М.: Мир, 1982.
2. Хоровиц П., Хилл У. Искусство схемотехники: В 2-х томах. Пер. с англ.- М.: Мир, 1983.
3. Ерофеев Ю.Н. Импульсные устройства: Учеб. пособие для вузов по спец. “Радиотехника”.- 3-е изд., перераб. и доп.- М.: Высш. шк., 1989.
Дискретные элементы. Триггеры и схемы на их основе.
RS-триггер, или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.
При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простейших реализациях является запрещённым (так как вводит схему в режим генерации).
Условное графическое обозначение асинхронного RS-триггера
Логическая схема асинхронного RS-триггера на элементах 2И–НЕ
RS-триггер синхронный
Условное графическое обозначение синхронного RS-триггера
Схема синхронного RS-триггера на элементах 2И-НЕ
D-триггеры также называют триггерами задержки(от англ. Delay).
Пример условного графического обозначения (УГО) D-триггера с динамическим синхронным входом С и с дополнительными асинхронными инверсными входами S и R
| D | Q(t) | Q(t+1) |
| 1 | ||
| 1 | 1 | |
| 1 | 1 | 1 |
D-триггер (D от англ. delay — задержка либо от data — данные) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.
D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.
Условное графическое обозначение D-триггера со статическим входом синхронизации С
Т-триггер (от англ. Toggle — переключатель) часто называют счётным триггером, так как он является простейшим счётчиком до 2.
Асинхронный Т-триггер не имеет входа разрешения счёта — Т и переключается по каждому тактовому импульсу на входе С.
| T | Q(t) | Q(t+1) |
| 1 | 1 | |
| 1 | 1 | |
| 1 | 1 |
Синхронный Т-триггер, при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе.
Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К.
В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход Q соединяется со входом D, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение Q, то есть будет переключаться в противоположное состояние.
Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена на 2.
 JK-триггер с дополнительными асинхронными инверсными входами S и R |
| J | K | Q(t) | Q(t+1) |
| 1 | 1 | ||
| 1 | |||
| 1 | 1 | ||
| 1 | 1 | ||
| 1 | 1 | 1 | |
| 1 | 1 | 1 | |
| 1 | 1 | 1 |
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.
На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К.
Двоичные асинхронные счётчики
Простейший вид счётчика — двоичный может быть построен на основе T-триггера. T-триггер изменяет своё состояние на прямо противоположное при поступлении на его вход синхронизации импульсов. Для реализации T-триггера воспользуемся универсальным D-триггером с обратной связью, как это показано на рисунке 1.
Рисунок 1. Реализация счетного T-триггера на универсальном D-триггере
Так как эта схема, как мы уже рассматривали ранее, при поступлении на вход импульсов меняет свое состояние на противоположное, то её можно рассматривать как счётчик, считающий до двух. Временные диаграммы сигналов на входе и выходах T-триггера приведены на рисунке 2.
Рисунок 2. Временные диаграммы сигналов на входе и выходах T-триггера.
Обычно требуется посчитать большее количество импульсов. В этом случае можно использовать выходной сигнал первого счетного триггера как входной сигнал для следующего триггера, то есть соединить триггеры последовательно. Так можно построить любой счётчик, считающий до максимального числа, кратного степени два.
Схема счётчика, позволяющего посчитать любое количество импульсов, меньшее шестнадцати, приведена на рисунке 3. Количество поступивших на вход импульсов можно узнать, подключившись к выходам счётчикаQ0 … Q3. Это число будет представлено в двоичном коде.
Рисунок 3. Схема четырёхразрядного счётчика, построенного на универсальных D-триггерах
Для того чтобы разобраться, как работает схема двоичного счётчика, воспользуемся временными диаграммами сигналов на входе и выходах этой схемы, приведёнными на рисунке 4.
Рисунок 4 Временная диаграмма четырёхразрядного счётчика
Таблица 1. Изменение уровней на выходе суммирующего счётчика при поступлении на его вход импульсов.
| Номер входного импульса | Q3 | Q2 | Q1 | Q0 |
| 1 | 1 | |||
| 2 | 1 | |||
| 3 | 1 | 1 | ||
| 4 | 1 | |||
| 5 | 1 | 1 | ||
| 6 | 1 | 1 | ||
| 7 | 1 | 1 | 1 | |
| 8 | 1 | |||
| 9 | 1 | 1 | ||
| 10 | 1 | 1 | ||
| 11 | 1 | 1 | 1 | |
| 12 | 1 | 1 | ||
| 13 | 1 | 1 | 1 | |
| 14 | 1 | 1 | 1 | |
| 15 | 1 | 1 | 1 | 1 |
Условно-графическое обозначение суммирующего двоичного счетчика на принципиальных схемах приведено на рисунке 5. В двоичных счётчиках обычно предусматривают вход обнуления микросхемы R, который позволяет записать во все триггеры счётчика нулевое значение. Это состояние иногда называют исходным состоянием счётчика.
Рисунок 5. Четырёхразрядный двоичный счётчик.
Двоичные вычитающие асинхронные счётчики
Счётчики могут не только увеличивать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его. Такие счётчики получили название вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер изменял своё состояние по переднему фронту входного сигнала.
Изменить рабочий фронт входного сигнала можно инвертированием этого сигнала. В схеме, приведенной на рисунке 6, для реализации вычитающего счётчика сигнал на входы последующих триггеров подаются с инверсных выходов предыдущих триггеров.
Рисунок 6 Схема четырёхразрядного двоичного вычитающего счётчика, построенного на универсальных D-триггерах.
Временная диаграмма этого счётчика приведена на рисунке 7. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах появляется максимально возможное для четырёхразрядного счётчика число 1510. При поступлении следующих импульсов содержимое счётчика уменьшается на единицу.
11.
Дата добавления: 2018-05-12 ; просмотров: 1267 ; Мы поможем в написании вашей работы!
Логические элементы — триггеры, и другие .
С лово триггер(trigger), по английски означает — спусковой крючок.
Функция триггера — мгновенное переключение из одного устойчивого состояние в другое, под действием внешнего, управляющего фактора.
Существуют пневматические, механические и релейные схемы триггеров. Но электронные схемы, по надежности и самое главное — быстродействию, безусловно,вне конкуренции. Электронная схема триггера состоит из двух усилительных каскадов и по своей сути, является одной из разновидностий мультивибратора.
Выход каждого из каскадов подключен к входу другого, но не через конденсаторы, как в обычном симметричном мультивибраторе а через резисторы. Номиналы этих резисторов подобраны так, что каскад с полностью открытым транзистором, уверенно запирает транзистор другого каскада. Если подать на триггер питающее напряжение, то оба каскада начинают «бороться» между собой, пытаясь закрыть друг-друга.
Как бы не были транзисторы близки по характеристикам, один из них(присвоим ему номер1) обязательно окажется «сильнее» и закроет другой (для удобства обозначим его как номер 2) Все происходит очень быстро, выглядит так, что транзистор 1 мгновенно оказывается открытым, а другой (2) закрытым. В таком состоянии триггер может находиться очень долго. Можно назвать его — 1-м устойчивым состоянием.
Если подать на вход закрытого каскада(2) имульс напряжения, достаточный, что бы его открыть на короткое время, то открывшись он «запрет» каскад 1, пребывающий до этого момента в открытом состоянии. Закрывшись, каскад 1 перестает запирать каскад 2, и тот так и останется открытым. Таким образом, каскады поменяются местами, триггер окажется во 2-м устойчивом состоянии.
В таком состоянии он может находиться очень долго, если не подать открывающий импульс, на закрытый каскад 1. Каскад 1 открываясь, запрет каскад 2 и триггер вернется в первоначальное состояние(1). Получается, что наш триггер имеет два устойчивых состояния и два управляющих входа, подав на которые импульсы достаточной амплитуды, можно эти состояния менять.
Счетный триггер.
Из триггера с двумя входами легко можно сделать счетный триггер с одним входом. Для этого два входа объеденим с помощью двух диодов. Диоды здесь необходимы для гальванической развязки.
Когда на полученный таким образом общий вход подается открывающий импульс, происходит открывание запертого транзистора, вследствии чего происходит переключение триггера из одного устойчивого состояния в другое. Следующий импульс возвращает триггер в прежднее состояние. У счетного триггера, также должен быть и выход. Выход можно вывести с коллектора любого из транзисторов. В итоге, получается что на каждые два импульса поступившие на вход, мы получаем один импульс на выходе. Происходит деление любого числа поступивших импульсов на два.
Двоичная система исчисления, представляется наиболее оптимальной для цифровых электронных устройств, оперирующих информацией с помощью двух состояний уровня сигнала. Высокого — соответствующего еденице, и низкого — соответствующему нолю. Если соединить несколько счетных триггеров последовательно — получается устройство, ведущee счет в двоичном режиме исчисления(последовательный счетчик). Каждый последующий триггер, служит здесь двоичным разрядом. Разряд в двоичной системе, может иметь только два значения — 0 и 1. Условимся, что состояние каждого триггера(0 или1)будет определятся состоянием его правого каскада. Для наглядности, пусть индикация состояний будет производиться с помощью лампочек, включенных в качестве коллекторной нагрузки. Представим, что на вход расположенный с левой стороны поступило пять импульсов — пять едениц.
Число 1 на выходе в двоичной системе совпадает с еденицей в системе десятичной.
Число 10 на выходе — соответствует 2 в десятичной системе.
Число 11 в двоичной системе — 3 в десятичной.
Число 100 в двоичной системе — 4 в десятичной.
Число 101 в двоичной системе — 5 в десятичной.
Таким образом осуществляется пересчет и запоминание чисел, а так же — деление частоты.
Обозначения различных разновидностей триггеров.
На электронных схемах принято графическое обозначение триггеров и других элементов логики, в виде условных прямоугольников с входами и выходами.
R — S триггеры.
R — S триггер это самая простая схема, с описании ее работы как раз, и начинается эта страница. Она имеет два входа R (reset)- установки в состояние 0 и S(set) — установки в состояние 1. Выходов тоже два, но основным считается выход-Q.
D — триггеры.
Для использования триггеров в реальных счетных устройствах, необходимо иметь возможность дополнительного управления их состояниями — предустановки, обнуления, активации с помощью счетного тактового импульса. Что бы осуществить эту операцию в схему счетного триггера добавляется еще три входа. PRESET(PR) — восстанавливает на выходе триггера состояние 1, а СLEAR(CL) — состояние 0. С помощью тактового входа Т осуществляется общая синхронизация триггера, относительно других элементов схемы счетного устройства. Импульс поступающий на счетный вход D меняет состояние триггера, только при наличии 1 на тактовом входе.
J-K — триггер.
Это наиболее универсальная разновидность триггера — «на все случаи жизни.» Такой триггер имеет целых два тактовых входа -J и K, прямыми входами являются PR и CLR. Так же, имеется счетный вход -CLOCK(CK) и два выхода, как и у других прочих подобных устройств.
В настоящее время применяются электронные триггеры, в основном — в интегральном исполнении(микросхемы)
Логические вентили(логические элементы).
Процессы, необходимые для функционирования любых технологических устройств ( в т. ч. и ПК) можно реализовать с помощью ограниченного набора логических элементов.
Буфер.
Буфер, представляет из себя усилитель тока, служащий для согласования различных логических вентилей, в особенности имеющих в своей основе разную элементную базу (ттл или КМОП).
Инвертор.
Элемент, служащий для инвертирования поступающих сигналов — логическая еденица превращается в ноль, и наоборот.
Логическая схема И.
И — элемент логического умножения. Еденица (высокий уровень напряжения) на выходе, появляется только в случае присутствия едениц, на обоих входах, одновременно.
Пример применения элемента И в реальном техническом устройстве:
По тех. заданию, механический пресс должен срабатывать, только при одновременном нажатии двух кнопок, разнесенных на некоторое расстояние. Смысл тех. задания заключается в том, что бы обе руки оператора были заняты на момент хода пресса, что исключило бы возможность случайного травмирования конечности. Это может быть реализовано как раз, с помощью логического элемента И.
Логическая схема И — НЕ.
И-НЕ — наиболее часто используемый элемент. Он состоит из логических вентилей И и НЕ, подключенных последовательно.
Логическая схема ИЛИ.
ИЛИ — схема логического сложения. Логическая еденица на выходе, появляется в случае присутствия высокого уровня(еденицы) на любом из входов.
Логическая схема ИЛИ — НЕ.
ИЛИ — НЕ состоит из логических элементов ИЛИ и НЕ, подключеных последовательно. Соответственно, НЕ инвертирует значения на выходе ИЛИ.
Логическая схема исключающее ИЛИ.
Этот вентиль выдает на выходе логическую еденицу, если на одном из входов — еденица, а на другом, ноль. Если на входах присутствуют одинаковые значения — на выходе ноль.
Триггер Шмитта.
Триггер Шмитта выдает импульс правильной формы, при сигнале произвольной формы на входе. Применяется для преобразования медленно меняющихся сигналов в импульсы, с четко очерчеными краями.
Использование каких — либо материалов этой страницы, допускается при наличии ссылки на сайт «Электрика это просто».
Счетчик с шагом d триггеры
D-триггером называется триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. Qn+1=Dn Основное назначение D-триггеров — задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала C=1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) — по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.
D-триггеры могут быть построены по различным схемам. На рис. 2.43,а показана схема одноступенчатого D-триггера на элементах И-НЕ и его условное обозначение. Триггер имеет прямые статические входы (управляющий сигнал — уровень логической единицы). На элементах DD1.1 и DD1.2 выполнена схема управления, а на элементах DD1.3 и DD1.4 асинхронный RS-триггер.
Рис. 2.43. Синхронный D-триггер: а — схема D-триггера на элементах И-НЕ и условное обозначение;
б — временные диаграммы; в — преобразование синхронного RS-триггера в синхронный D-триггер;
г — временные диаграммы записи и считывания.
Если уровень сигнала на входе С = 0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе D. При этом на входы асинхронного RS-триггера с инверсными входами (DD1.3 и DD1.4) поступают пассивные уровни /S = /R = 1.
При подаче на вход синхронизации уровня С = 1 информация на прямом выходе будет повторять информацию, подаваемую на вход D.
Следовательно, при C=0 Qn+1=Qn, а при C=l Qn+1=Dn. Временные диаграммы, поясняющие работу D-триггера, приведены на рис. 2.43,б.
D-триггер возможно получить из синхронного RS-триггера, если ввести дополнительный инвертор DD1.1 между входами S и R (рис. 2.43,в). В таком триггере состояние неопределенности для входов S и R исключается, так как инвертор DD1.1 формирует на входе R сигнал /S. Временные диаграммы записи в D-триггер напряжений высокого и низкого входных уровней и их считывание приведены на рис. 2.43,г. Обязательным условием правильной работы D-триггера является наличие защитного временного интервала после прихода импульса на вход D перед тактовым импульсом (вход С). Этот интервал времени tn+1-tn зависит от справочных данных на D-триггер.
Комбинированные D-триггеры имеют дополнительные входы асинхронной установки логических 0 и 1 — входы S и R. Схема и условное обозначение одного такого триггера представлены на рис. 2.44. Триггер собран на шести элементах И-НЕ по схеме трех RS-триггеров. Входы /S и /R служат для первоначальной установки триггера в определенное состояние.
Рис. 2.44. Комбинированный D-триггер и его условное обозначение.
Если C=D=0, установить /S=0, а /R=1, то элементы DD1.1 . DD1.5 будут закрыты, а элемент DD1.6 будет открыт, т. е. Q=l, /Q=0. При снятии нулевого сигнала со входа /S, откроется элемент DD1.1, состояние остальных элементов не изменится. При подаче единичного сигнала на вход С на всех входах элемента DD1.3 будут действовать единичные сигналы и он откроется, а элемент DD1.6 закроется: /Q = 1. Теперь на всех входах элемента DD1.5 действуют единичные сигналы и он будет открыт: Q = 0. Следовательно, после переключения триггера сигнал на выходе Q стал равным сигналу на входе D до переключения: Qn+1=Dn=0. После снятия единичного сигнала со входа С состояние триггера не изменится.
D-триггер с динамическим входом C может работать как T-триггер. Для этого необходимо вход С соединить с инверсным выходом триггера /Q (рис. 2.45,а). Если на входе D поставить дополнительный двухвходовый элемент И и инверсный выход триггера /Q соединить с одним из входов элемента И, а на второй вход подать сигнал EI, то получим T-триггер с дополнительным разрешением по входу (рис. 2.45,б).
Рис. 2.45. Схемы преобразования D-триггера. а — преобразование D-триггера в T-триггер и его временная диаграмма работы;
б — преобразование D-триггера в в T-триггер с дополнительным входом расширения EI и его временная диаграмма работы;
Микросхема ТМ2 содержит два независимых комбинированных D-триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа /S и /R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и /Q (рис. 2.46). Логическая структура одного D-триггера (рис. 2.46) содержит следующие элементы: основной асинхронный RS-триггер (ТЗ), вспомогательный синхронный RS-триггер (Т1) записи логической единицы (высокого уровня) в основной триггер, вспомогательный синхронный RS-триггер (Т2) записи логического нуля (низкого уровня) в основной триггер. Входы /S и /R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы /S и /R).
Рис. 2.46. Структура D-триггера микросхемы ТМ2
Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы /S и /R. В это время входы D и С не влияют.
Если на входы /S и /R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и /Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов /S и /R состояние триггера будет неопределенным. Поэтому комбинация /S=/R=0 для этих входов является запрещенной.
Загрузить в триггер входные уровни В или Н (т. е. логические 1 или 0) можно, если на входы /S и /R подать напряжение высокого уровня: /S=/R=1. Сигнал от входа D передается на выходы триггера при поступлении положительного перепада импульса на вход С (изменение от низкого* к высокому). Однако, чтобы D-триггер переключался правильно (согласно таблице состояний, табл. 2.24), необходимо уровень на входе D зафиксировать заранее, т. е. до прихода перепада на вход С. Причем этот защитный временной интервал должен быть больше времени задержки распространения сигнала в триггере (определяется по справочнику).
| Режим работы | Входы | Выходы | ||||
|---|---|---|---|---|---|---|
| /S | /R | D | C | Q | /Q | |
| Асинхронная установка | 1 | X | X | 1 | ||
| Асинхронный сброс | 1 | Х | Х | 1 | ||
| неопределенность | Х | Х | 1 | 1 | ||
| Загрузка «1» (установка) | 1 | 1 | 1 | _/ | 1 | |
| Загрузка «0» (сброс) | 1 | 1 | _/ | 1 | ||
Цоколевка микросхемы ТМ2 приведена на рис. 2.47, а основные параметры см. в табл. 2.20а.
Рис. 2.47. Условное обозначение и
цоколевка микросхемы ТМ2
Микросхемы ТM5 и ТМ7 содержат по четыре D-триггера, входы синхронизации которых попарно соединены и обозначены как входы разрешения загрузки EI. Если на такой вход разрешения EI подается напряжение высокого уровня, то информация, поступающая на входы D, передается на выходы триггеров. При напряжении низкого уровня на входе разрешения EI на выходах триггеров сохраняются предыдущие состояния (состояние входов D безразлично). В триггерах будет зафиксирована информация, имевшаяся на входах D, если состояние входа EI переключить от напряжения высокого уровня к низкому. Такие триггеры используются в качестве четырехразрядного регистра хранения информации с непарным тактированием разрядов, а также в качестве буферной памяти и элемента задержки. Каждый триггер микросхемы ТМ5 имеет только прямой выход Q, а каждый триггер микросхемы ТМ7 имеет прямые Q и инверсные /Q выходы. Функциональные схемы, цоколевка, схема одного D-триггера и временные диаграммы работы приведены на рис. 2.48, а, основные параметры триггеров даны в табл. 2.20, состояния триггеров даны в табл. 2.25.
Рис. 2.48. Функциональные схемы, цоколевки, структура D-триггера и временные диаграммы микросхем ТМ5, ТМ7.
| Режим работы | Входы | Выходы | ||
|---|---|---|---|---|
| EI | D | Qn+1 | /Qn+1 | |
| Разрешение передачи данных на выход | 1 | 1 | ||
| 1 | 1 | 1 | ||
| Защелкивание данных | Х | Qn=1 | /Qn=0 | |
Микросхемы. TM8 и ТМ9 содержат четыре и шесть D-триггеров соответственно. Они имеют общие входы синхронного сброса /R (установки в состояние низкого уровня) и входа синхронизации C. Структура ТМ8 и ТМ и их цоколевка приведены на рис. 2.49.
Рис. 2.48. Функциональные схемы и цоколевки микросхем ТМ8 и ТМ9.
Триггеры микросхемы ТМ9 имеют только прямые входы Q, а триггеры ТМ8 — прямые и инверсные выходы Q и /Q. На входах C и /R поставлены дополнительные инверторы. Микросхемы К1533ТМ8, К1533ТМ9 имеют повышенную нагрузочную способность, т.е. на каждом из выходов поставлены дополнительные инверторы. Функционрированне триггеров в микросхемах ТМ8 и ТМ9 соответствует таблице состояний (табл. 2.26).
| Режим работы | Входы | Выходы | |||
|---|---|---|---|---|---|
| /R | D | C | Qn+1 | /Qn+1 | |
| Сброс | X | X | 1 | ||
| Загрузка «1» | 1 | 1 | _/ | 1 | |
| Загрузка «0» | 1 | _/ | 1 | ||
Установка всех триггеров в состояние Q = 0 произойдет, когда на асинхронный вход /R подать напряжение низкого уровня — 0. Входы С и D в это время не действуют. Информацию от входов D можно загрузить в триггеры, если на вход /R подать напряжение высокого уровня — 1. Тогда при подаче на вход синхронизации С положительного перепада напряжения (фронта импульса) и предварительно поданного на вход D напряжения высокого или низкого уровня появится на выходе Q высокий или низкий уровень.
Триггеры, счетчики, регистры, мультиплексоры, шифраторы, дешифраторы
Триггер — это уст-во с двумя устойчивыми состояниями равновесия, предназначенные для записи и хранения информации. Триггер способен хранить 1 бит данных.
Условное обозначение триггера имеет вид прямоугольника, внутри которого пишется буква Т. Слева к изображению прямоугольника подводятся входные сигналы. Обозначения входов сигнала пишутся на дополнительном поле в левой части прямоугольника.
Входы, как и сигналы, подаваемые на них, делятся на : информационные и вспомогательные. Информационные сигналы через соответствующие входы управляют состоянием триггера. Сигналы на вспомогательных входах служат для предварительной установки триггера в заданное состояние и для его синхронизации.
Входы и выходы принято обозначать латинскими буквами S. R. P. Q. J и другие…
В цифровой технике приняты следующие обозначения входов и выходов триггеров:
С- вход синхронизации, тактовый вход
D — информационный вход (на него подается информация, предназначенная для занесения в триггер)
R — сброс или очистка, раздельный вход для установки в нулевое состояние (установление напряжения низкого уровня на прямом входе Q)
S — установка или предварительная установка, раздельный вход для установки в единичное состояние (напряжение высокого уровня на прямом выходе Q)
Т — счетный вход
Q Ô — прямой и инверсный входы
По способу приема информации триггеры подразделяются на асинхронные (не тактируемые) и синхронные (тактируемые). Асинхронные триггеры реагируют на информационные сигналы в момент их появления на входах триггера. Синхронные триггеры реагируют на информационные сигналы при наличии разрешающего сигнала на входе С.
Тактируемые триггеры могут быть с потенциальным или динамическим управлением. У первых информация записывается в течении времени, при котором уровень сигнала высокий (С=1). В триггерах с динамическим управлением информация записывается только в течении перепада напряжения на входе синхронизации. Динамические входы изображают на схеме, как правило, треугольником. Если вершина треугольника обращена в сторону микросхемы, то триггер срабатывает по фронту входного сигнала, если вершина треугольника обращена от микросхемы то триггер срабатывает по срезу импульса. Динамические входы могут обозначатся дополнительной косой чертой в месте соединения линии входа с графическим изображением триггера. При этом черта / обозначает что триггер срабатывает по перепаду 0/1 и если перепад 1/0.
Выводы микросхемы изображаются справа на графическом изображении Q прямой выход и Q- (черта над знаком)инверсный .
Асинхронный RS- триггер имеет два информационных входа, вход S для установки 1, вход R для установки 0 и два выхода: прямой и инверсный. Состояние триггера характеризуется сигналом на выход Q и определяется комбинацией сигналов на входе триггера. Так для установки триггера в состояние 1 необходимо на его входы подать такое сочетание сигналов, при котором на прямом выходе Q будет высокий логический уровень, то есть Q=1 и Q =0. Асинхронный RS- триггер , как правило строится на 2-х логических элементах ИЛИ-НЕ.
Синхронный RS — триггер отличается от асинхронного наличием С-выхода для синхронизации и строится из асинхронного RS- триггера и двух лог. элементов на его входе. При отсутствии высокого уровня на входе С, С=0 состояние триггера не зависит от наличия сигналов на его выходах, и он находится в режиме хранения информации. При С=1 входные логические элементы открыты для приема информационных сигналов.
D — триггер — триггер задержки имеет один информационный вход D и вход для синхронизации. Основное назначение — задержка сигнала поданного на вход. При отсутствии высокого уровня на входе С, изменения входного сигнала не сказываются на состояние триггера, при С=1 триггер принимает состояние, определяемое входным сигналом.
D — триггер с динамическим управлением реагирует на информационные сигналы в момент изменения сигнала на входе С от 0 к 1 и от 1 к 0.
JK — триггер имеет два информационных входа J и K , а так же вход для тактовых импульсов С. JK триггер отличается от синхронизирующего RS- триггера тем, что не имеет запрещающих входных сочетаний сигналов и при высоких уровнях на своих входах J=K=1 изменяет свое состояние на противоположное, то есть работает в режиме Т- триггера. JK — триггер обладает свойствами RS T-триггера.
Т — триггер — счетный триггер с одним входом, тактируется исключительно перепадом импульса и выполняет одну функцию: делит частоту тактовой последовательности, подаваемою на вход С в два раза. Имеет второе название — счетный Т — триггер. В промышленности такого триггера нет, но но триггер такого типа создается на базе тактируемого D — триггера если его инверсный выход Q соединить с информационным входом как показано на рисунке.
Триггер Шмитта имеет обычно один информационный вход и один инверсный выход. При выходном импульсном сигнале с пологими фронтами и срезом на выходе триггера Шмитта формируются крутые импульсные перепады, то есть он является формирователем импульсов. Триггер Шмитта состоит из двухкаскадного усилителя охваченного слабой положительной обратной связью. Графическое изображение триггера Шмитта и его двух пороговая передаточная характеристика показана на рисунке.
Счетчики — это делители частоты с различными коэффициентами деления. Бывают однонаправленные и двухнаправленными. Счетчики-делители предназначаются для деления числа или частоты повторения импульсов на заданный коэффициент деления.
Регистры это функциональные уст-ва для хранения чисел с двоичным представлением цифр разряда, применяются для накопления и сдвига данных. Регистр представляет собой последовательное соединение нескольких триггеров, при этом в отличии от счетчика делителя, у него нет внутренних запрещающих обратных связей.
Мультиплексоры это цифровые много позиционные переключатели. Различаются по числу входов и способам адресации. Мультиплексоры способны выбирать определенный канал и поэтому они имеют и другие названия — селекторы или селекторы-мультиплексоры.
Шифратор — цифровые микросхемы, выполняющие обратную операцию шифратора: переводит канал, поданный только на один вход в выходной параллельный двоичный код.
Сумматоры — цифровые микросхемы осуществляющие основную арифметическую операцию — суммирование чисел в двоичном коде. Различают: полусумматоры, полные сумматоры, последовательные и параллельные сумматоры, комбинаторные — безрегистровые и др.
Дешифраторы — цифровые микросхемы средней степени интеграции.
Предназначены для преобразования двоичного кода в напряжение логического уровня, появляющегося в том выводном выводе микросхемы, десятичный номер которого соответствует двоичному коду.
