Azotirovanie.ru

Инженерные системы и решения
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Счетчики с последовательным переносом асинхронные

Счетчики с последовательным переносом асинхронные

Использование последовательных линий связи для обмена данными с внешними устройствами возлагает на контроллеры ВУ дополнительные по сравнению с контроллерами для параллельного обмена функции. Во-первых, возникает необходимость преобразования формата данных: из параллельного формата, в котором они поступают в контроллер ВУ из системного интерфейса микроЭВМ, в последовательный при передаче в ВУ и из последовательного в параллельный при приеме данных из ВУ. Во-вторых, требуется реализовать соответствующий режиму работы внешнего устройства способ обмена данными: синхронный или асинхронный.

Синхронный последовательный интерфейс

Простой контроллер для синхронной передачи данных в ВУ по последовательной линии связи (последовательный интерфейс) представлен на рис. 3.7.

Рис. 3.7. Контроллер последовательной синхронной передачи

Восьмиразрядный адресуемый буферный регистр контроллера А1 служит для временного хранения байта данных до его загрузки в сдвиговый регистр. Запись байта данных в буферный регистр с шины данных системного интерфейса производится так же, как и в параллельном интерфейсе (см. Параллельная передача данных и рис. 3.5), только при наличии единицы в одноразрядном адресуемом регистре состояния контроллера А2. Единица в регистре состояния указывает на готовность контроллера принять очередной байт в буферный регистр. Содержимое регистра А2 передается в процессор по одной из линий шины данных системного интерфейса и используется для формирования управляющего сигнала системного интерфейса «Готовность ВУ». При записи очередного байта в буферный регистр A1 обнуляется регистр состояния А2.

Программа записи байта данных в буферный регистр аналогична программе из примера 2.1 за исключением команды перехода: вместо команды JNZ m1 (переход, если не ноль) необходимо использовать команду JZ m1 (переход, если ноль).

Преобразование данных из параллельного формата, в котором они поступили в буферный регистр контроллера из системного интерфейса, в последовательный и передача их на линию связи производятся в сдвиговом регистре с помощью генератора тактовых импульсов и двоичного трехразрядного счетчика импульсов следующим образом.

Последовательная линия связи контроллера с ВУ подключается к выходу младшего разряда сдвигового регистра. По очередному тактовому импульсу содержимое сдвигового регистра сдвигается на один разряд вправо и в линию связи «Данные» выдается значение очередного разряда. Одновременно со сдвигом в ВУ передается по отдельной линии «Синхронизация» тактовый импульс. Таким образом, каждый передаваемый по линии «Данные» бит информации сопровождается синхронизирующим сигналом по линии «Синхронизация», что обеспечивает его однозначное восприятие на приемном конце последовательной линии связи.

Количество переданных в линию тактовых сигналов, а следовательно, и переданных бит информации подсчитывается счетчиком тактовых импульсов. Как только содержимое счетчика становится равным 7, т. е. в линию переданы 8 бит (1 байт) информации, формируется управляющий сигнал «Загрузка», обеспечивающий запись в сдвиговый регистр очередного байта из буферного регистра. Этим же управляющим сигналом устанавливается в «1» регистр состояния. Очередным тактовым импульсом счетчик будет сброшен в «0», и начнется очередной цикл выдачи восьми битов информации из сдвигового регистра в линию связи.

Синхронная последовательная передача отдельных битов данных на линию связи должна производиться без какого-либо перерыва, и следующий байт данных должен быть загружен в буферный регистр из системного интерфейса за время, не превышающее времени передачи восьми битов в последовательную линию связи.

При записи байта данных в буферный регистр обнуляется регистр состояния контроллера. Нуль в этом регистре указывает, что в линию связи передается байт данных из сдвигового регистра, а следующий передаваемый байт данных загружен в сдвиговый регистр.

Контроллер для последовательного синхронного приема данных из ВУ состоит из тех же компонентов, что и контроллер для синхронной последовательной передачи, за исключением генератора тактовых импульсов.

Асинхронный последовательный интерфейс

Организация асинхронного последовательного обмена данными с внешним устройством осложняется тем, что на передающей и приемной стороне последовательной линии связи используются настроенные на одну частоту, но физически разные генераторы тактовых импульсов и, следовательно, общая синхронизация отсутствует. Рассмотрим на примерах организацию контроллеров последовательных интерфейсов для последовательных асинхронных передачи и приема данных.

Простейший контроллер для асинхронной передачи данных в ВУ по последовательной линии связи представлен на рис. 3.8. Он предназначен для передачи данных в формате с двумя стоповыми битами.

Рис. 3.8. Контроллер последовательной асинхронной передачи

После передачи очередного байта данных в регистр состояния А2 записывается 1. Единичный выходной сигнал регистра А2 информирует процессор о готовности контроллера к приему следующего байта данных и передаче его по линии связи в ВУ. Этот же сигнал запрещает формирование импульсов со схемы выработки импульсов сдвига — делителя частоты сигналов тактового генератора на 16. Счетчик импульсов сдвига (счетчик по mod 10) находится в нулевом состоянии и его единичный выходной сигнал поступает на вентиль И, подготавливая цепь выработки сигнала загрузки сдвигового регистра.

Процесс передачи байта данных начинается с того, что процессор, выполняя команду «Вывод», выставляет этот байт на шине данных. Одновременно процессор формирует управляющий сигнал системного интерфейса «Вывод», по которому производятся запись передаваемого байта в буферный регистр А1, сброс регистра состояния А2 и формирование на вентиле И сигнала «Загрузка». Передаваемый байт переписывается в разряды 1, . , 8 сдвигового регистра, в нулевой разряд сдвигового регистра записывается 0 (стартовый бит), а в разряды 9 и 10 — 1 (стоповые биты). Кроме того, снимается сигнал «Сброс» с делителя частоты, он начинает накапливать импульсы генератора тактовой частоты и в момент приема шестнадцатого тактового импульса вырабатывает импульс сдвига.

Читайте так же:
Счетчик баллов по физической подготовке для военнослужащих

На выходной линии контроллера «Данные» поддерживается состояние 0 (значение стартового бита) до тех пор, пока не будет выработан первый импульс сдвига. Импульс сдвига изменит состояние счетчика импульсов сдвига и перепишет в нулевой разряд сдвигового регистра первый информационный бит передаваемого байта данных. Состояние, соответствующее значению этого бита, будет поддерживаться на линии «Данные» до следующего импульса сдвига.

Аналогично будут переданы остальные информационные биты, первый стоповый бит и, наконец, второй стоповый бит, при передаче которого счетчик импульсов сдвига снова установится в нулевое состояние. Это приведет к записи 1 в регистр состояния А2. Единичный сигнал с выхода регистра А2 запретит формирование импульсов сдвига, а также информирует процессор о готовности к приему нового байта данных. После завершения передачи очередного кадра (стартового бита, информационного байта и двух стоповых бит) контроллер поддерживает в линии связи уровень логической единицы (значение второго стопового бита).

Рис. 3.9. Контроллер последовательного асинхронного приема

Уровень логической единицы поступает по линии «Данные» в контроллер для асинхронного приема данных (рис. 3.9). Этот уровень создает условия для выработки сигнала, запрещающего работу делителя частоты генератора тактовых импульсов. Действительно, после приема предыдущего байта данных счетчик импульсов сдвига (счетчик по mod 9) находится в нулевом состоянии и на вентиль И поступают два единичных сигнала: со счетчика сдвигов и из линии «Данные». На выходе вентиля И вырабатывается сигнал сброса делителя частоты сигналов тактового генератора, запрещающий формирование импульсов сдвига.

В момент смены стопового бита на стартовый бит (момент начала передачи нового кадра) на линии «Данные» появится уровень логического нуля и тем самым будет снят сигнал сброса с делителя частоты. Состояние 4-разрядного двоичного счетчика (делителя частоты) начнет изменяться. Когда на счетчике накопится значение 8, он выдаст сигнал, поступающий на входы сдвигового регистра и счетчика импульсов сдвига. Так как частота сигналов генератора тактовых импульсов приемника должна совпадать с частотой генератора тактовых импульсов передатчика, то сдвиг (считывание) бита произойдет примерно на середине временного интервала, отведенного на передачу бита данных, т. е. времени, необходимого для выработки шестнадцати тактовых импульсов. Это делается для уменьшения вероятности ошибки из-за возможного различия частот генераторов передатчика и приемника, искажения формы передаваемых сигналов (переходные процессы) и т. п. Следующий сдвиг произойдет после прохождения шестнадцати тактовых импульсов, т. е. на середине временного интервала передачи первого информационного бита.

При приеме в сдвиговый регистр девятого бита кадра (восьмого информационного бита) из него «выдвинется» стартовый бит и, следовательно, в сдвиговом регистре будет размещен весь принятый байт информации. В этот момент счетчик импульсов сдвига придет в нулевое состояние и на его выходе будет выработан единичный сигнал, по которому содержимое сдвигового регистра перепишется в буферный регистр, в регистр состояния А2 запишется 1 и он будет информировать процессор об окончании приема очередного байта, вентиль И подготовится к выработке сигнала «Сброс» (этот сигнал сформируется после прихода первого стопового бита).

Получив сигнал готовности (1 в регистре А2), процессор выполнит команду «Ввод» (см. пример 2.2 Параллельной передачи данных). При этом вырабатывается управляющий сигнал системного интерфейса «Ввод», по которому производятся пересылка принятого байта данных из буферного регистра в процессор (сигнал «Чтение») и сброс регистра состояния А2.

Отметим, что для простоты изложения в контроллере на рис. 14 не показаны схемы контроля стоповых бит принимаемого кадра. Не показаны также схемы контроля четности или нечетности (паритета) передаваемой информации (обычно в передаваемом байте восьмому биту придается значение 0 или 1, так чтобы в этом байте было четное количество единиц). В реальных контроллерах имеются такие схемы, и если контроллер не принимает из линии связи нужного количества стоповых бит или вырабатывается сигнал ошибки паритета в схеме контроля четности, то принятые в текущем кадре биты данных игнорируются и контроллер ожидает поступления нового стартового бита.

Обмен данными с ВУ по последовательным линиям связи широко используется в микроЭВМ, особенно в тех случаях, когда не требуется высокой скорости обмена. Вместе с тем применение в них последовательных линий связи с ВУ обусловлено двумя важными причинами. Во-первых, последовательные линии связи просты по своей организации: два провода при симплексной и полудуплексной передаче и максимум четыре — при дуплексной. Во-вторых, в микроЭВМ используются внешние устройства, обмен с которыми необходимо вести в последовательном коде.

В современных микроЭВМ применяют, как правило, универсальные контроллеры для последовательного ВВ, обеспечивающие как синхронный, так и асинхронный режим обмена данными с ВУ.

ЛАБОРАТОРНАЯ РАБОТА №3.1

Цель работы: Изучение принципов построения и функционирования двоичных счетчиков; исследование быстродействия счетчиков с последовательным и параллельным переносами.

Читайте так же:
Счетчик се300 r31 145

Задание к лабораторной работе

а) исследование счетчика с параллельным переносом

1. В среде системы схемотехнического моделирования MICROCAP V (МС5) создать на базе интегральных схем (ИС) триггеров схему 4-разрядного асинхронного счетчика с последовательным переносом. Типы триггеров задаются преподавателем.

На рис.3.1.1. приведен пример построения счетчика с использованием ИС JK-триггеров типа К155ТВ15.

2. Выполнить моделирование схемы в режиме Analysis/Transient analysis. В окне “Transient analysis limits” задать выводимые временные диаграммы и пределы изменения величин по амплитуде сигналов и времени. Для запуска расчета нажать RUN.

На рис.3.1.2,а. в качестве примера приведен результат моделирования для вышеприведенной схемы.

3. По временным диаграммам определить время установления счетчика tуст. Для этого выделить фрагмент диаграммы, обведенной штрих пунктирной линией на рис.3.1.2,а, и увеличить его. Данный фрагмент показан на рис.3.1.2,б. На данном рисунке хорошо видно накопление задержки при прохождении сигнала в счетчике от младшего разряда к старшему. Для определения tуст воспользуйтесь режимом курсорных измерений.

– Исследовать полученные графики сделать выводы.

переносом, а также для исследования прохождения сигналов по цепям счетчика, и вычисления задержек распространения сигналов.

Рис.3.1.2. Временные диаграммы работы счетчика

с последовательным переносом

б) исследование счетчика с параллельным переносом.

1. На базе ИС, указанных преподавателем, создать схему 4-разрядного асинхронного счетчика с параллельным переносом.

На рис.3.1.3. приведен пример построения счетчика с использованием ИС JK-триггеров типа К155ТВ1.

Рис.3.1.3. Счетчик с параллельным переносом

Далее выполнить п.2 и 3 аналогично первому заданию.

Содержание отчета

2. Схемы и временные диаграммы;

3. Результаты измерения времени установления счетчиков;

4. Выводы по проделанной работе.

ЛАБОРАТОРНАЯ РАБОТА №3.2

«Исследование двоичных реверсивных счетчиков»

Цель работы: Изучение принципов построения и функционирования двоичных реверсивных счетчиков.

Задание к лабораторной работе

а) исследование 3-разрядного реверсивного счетчика

1. Создать схему 3-разрядного реверсивного счетчика на базе ИС, указанных преподавателем.

Пример построения счетчика на основе ИС D-триггеров типа К155ТМ2 приведен на рис.3.2.1.

2. Выполнить моделирование схемы и построить временные диаграммы работы реверсивного счетчика.

Пример построения временных диаграмм для приведенной выше схемы показан на рис.3.2.2.

3. По временным диаграммам убедиться в правильном функционировании счетчика. В случае неправильной работы скорректировать схему и повторить моделирование.

б) Изучение внутренней структуры и исследование работы

ИС реверсивного двоичного счетчика К155ИЕ7

Целью данного задания является изучение схемотехники и функционирования ИС реверсивного двоичного счетчика К155ИЕ7, а также исследования используемых схем предустановки и сброса.

Функциональная электрическая схема реверсивного счетчика К155ИЕ7 представлена на рисунке 3.2.3. Схема счетчика находится в файле labie7.cir.

2. Выполнить моделирование работы ИС К155ИЕ7 и построить временные диаграммы основных сигналов. Пример построения временных диаграмм показан на рис.3.2.3.

Содержание отчета

6. Схемы и временные диаграммы работы счетчиков;

7. Выводы по проделанной работе.

ЛАБОРАТОРНАЯ РАБОТА №3.3

«Исследование двоично-десятичных счетчиков»

Цель работы: Изучение принципов построения и функционирования двоично-десятичных счетчиков.

Данная лабораторная работа предназначена для изучения способов построения счетчиков с произвольным модулем счета на примере реализации двоично-десятичных счетчиков.

Задание к лабораторной работе

а) Двоично-десятичный счетчик на базе ИС К155ИЕ5

В данном задании исследуется способ построения двоично-десятичного счетчика с принудительным сбросом.

1. Создать схему двоично-десятичного счетчика на базе ИС К155ИЕ5.

Пример построения счетчика показан на рис.3.3.1,а.

2. Выполнить моделирование работы счетчика и построить временные диаграммы. Пример построения диаграмм показан на рис.3.3.1,б.

3. Убедиться в правильности функционирования счетчика. В случае неправильной работы откорректировать схему.

б) Исследование двоично-десятичного реверсивного счетчика

В данном задании исследуется способ построения реверсивного двоично-десятичного счетчика с принудительным насчетом. Для построения счетчика используется ИС двоичного реверсивного счетчика К155ИЕ7, имеющего входы предустановки.

1. Создать схему двоично-десятичного реверсивного счетчика на основе ИС К155ИЕ7. Пример построения схемы показан на рис.3.3.2,а.

2. Выполнить моделирование работы счетчика и построить временные диаграммы. Пример построения диаграмм показан на рис.3.3.2,б.

3. Убедиться в правильности функционирования счетчика. В случае неправильной работы откорректировать схему.

Шпоры по Схемоте. 1. счетчики основные параметры и классификация

Счетчиком называется функциональный узел ЭВМ, предназначенный для подсчета числа входных сигналов и хранения результата счета в двоичном коде. Счетчики выполняются на элементах памяти (триггерах), образующих двоичные разряды, и элементах комбинационной логики.

Счетчики могут быть с естественным и произвольным порядком счета. При естественном порядке счета результат счета изменяется на единицу при поступлении на вход счетчика каждого сигнала (импульса). В счетчиках с произвольным порядком счета, называемых также пересчетными устройствами, при поступлении входных сигналов результат счета может изменяться произвольно в соответствии с заданным законом.

Основными параметрами счетчиков являются модуль счета (коэффициент пересчета, емкость счетчика) Ксч и быстродействие. Модулем счета называют число состояний, которые он приобретает под действием входных сигналов. Если счетчик начал считать с начального состояния, то через каждые Кcч входных сигналов он снова возвращается в начальное состояние, а на его выходе появляется сигнал Ксч-ичного переноса. Быстродействие счетчика определяется разрешающей способностью и временем установки. Разрешающая способность t Р характеризуется периодом входных импульсов ТСЧ, при котором счетчик еще работает без сбоев, а время установки tУСТ — интервалом времени от момента поступления сигнала на вход счетчика до завершения перехода счетчика в новое состояние.

Читайте так же:
Счетчик импульсов си30 овен руководство по эксплуатации

По значению модуля счета счетчики делятся на двоичные (Ксч =2 n , где n число разрядов), двоично-кодированные (имеют произвольный модуль счета, но все состояния кодируются двоичными кодами), счетчики с одинарным кодированием (состояние счетчика определяется местом расположения единственной единицы), счетчики с унитарным кодированием (состояние счетчика представлено числом единиц) и др.

По направлению счета счетчики могут быть суммирующими (прямого счета), вычитающими (обратного счета) и реверсивными, т.е. способными работать как в режиме суммирования, так и в режиме вычитания.

По структурной организации счетчики делятся на последовательные (асинхронные), параллельные (синхронные) и параллельно-последовательные.

Помимо входа для приема подсчитываемых сигналов счетчик может иметь вход общего сброса R и входы данных Di для параллельной загрузки произвольного кода. В последнем случае для осуществления загрузки предусматривается еще один вход — вход разрешения параллельной загрузки PL (parallel 1оаd).

Счетчики используются в ЭВМ для осуществления последовательного выполнения команд программы, подсчета числа циклов выполненных операций, образования адресов при обращении к запоминающим устройствам, в качестве делителей частоты в цифровых электронных часах и частотомерах и др.

2-3 Последовательные счетчики

В счетчиках, показанных на рис.12.1, используется непосредственная связь между выходами и входами триггеров. Поскольку каждый триггер (кроме первого) переключается выходным сигналом предыдущего, в таких счетчиках нет специальных схем формирования сигналов переноса или заема: их роль выполняют сигналы с выходов старшего разряда. Наращивание разрядности достигается путем последовательного подключения нужного количества триггеров. Однако несмотря на эти достоинства, а также простоту схемной реализации, область применения последовательных счетчиков с непосредственными связями ограничивается пределом их быстродействия.

На рис. 12.2 приведены временные диаграммы трехразрядного суммирующего счетчика, выполненного по схеме рис. 12.1, а.

Параметр tТГ характеризует задержку переключения триггера при поступлении на его вход отрицательного перепада напряжения. Наличие этой задержки вызывает появление «ошибочных» результатов, не предусмотренных таблицей его функционирования (см. табл. 12.1). Так, например, после окончания действия второго входного импульса перед правильным состоянием Q2Q1Q=010 на некоторое время возникает неправильное состояние Q2Q1Q=000, соответствующее переходным процессам в триггерах нулевого и первого разрядов. Из-за переходных процессов при переключениях триггеров всех трех разрядов после окончания четвертого (а также восьмого) входного импульса установлению правильного состояния Q2Q1Q=100 предшествуют два неправильных: 010 и 000. Следовательно индикацию результата счета в таком счетчике (а значит, и интервал между входными импульсами) следует осуществлять не ранее, чем через время t=3tТГ. При этом максимальная частота следования входных импульсов определяется формулой:

где tИ — длительность импульса.

С увеличением разрядности счетчика увеличивается время задержки переключения триггера n-го разряда относительно среза входных импульсов, поэтому для n-разрядного счетчика с последовательным переносом максимальная частота входных импульсов будет равна:

На диаграммах виден и режим деления частоты: каждый последующий триггер переключается вдвое реже, чем предыдущий. Поскольку предыдущий триггер выполняет роль генератора импульсов для последующего, то максимальная частота входных импульсов в режиме деления частоты ограничивается возможностями триггера младшего разряда и равна 1/tТГ. Задержки переключения триггеров последующих разрядов вызовут лишь появление фазовых сдвигов между входной и выходной последовательностями импульсов.

Примером интегрального двоичного счетчика с непосредственными связями может служить микросхема К155ИЕ5 (рис. 12.3, а). Она представляет собой 4-разрядный двоичный счетчик, выполненный на двухступенчатых JK-триггерах с двумя счетными входами С1 и С2 и двумя входами сброса в нуль R1 и R2. Выход Q внутренне не соединен с последующими триггерами, что дает возможность использовать схему в качестве 3-разрядного или 4-разрядного двоичного счетчика. В первом случае счетные импульсы подают на вход С2, а во втором – на вход С1, предварительно объединив выход Q со входом C2. Входы сброса R1 и R2 обеспечивают сброс счетчика в нулевое состояние при R1=R2=1. При выполнении операции счета на одном из входов R1 или R2 ( или на обоих ) должен присутствовать потенциал низкого уровня.

Условное обозначение счетчика дано на рис. 12.3, б.

4. Счётчики с параллельным переносом

Из табл. 12.1 видно, что в суммирующем счетчике при поступлении на вход очередного счетного импульса переключаются все те триггеры, перед которыми все более младшие триггеры находились в состоянии 1, а также первый, следующий за ними (старший) погашенный триггер. Это свойство лежит в основе построения многоразрядных счетчиков с параллельным переносом между разрядами. На входе каждого триггера, кроме первого, включается конъюнктор. На входы каждого конъюнктора подаются сигналы с прямых выходов всех предыдущих триггеров и счетные импульсы (рис. 12.4, а). Такой счетчик имеет один вход и является асинхронным. Его недостатком является задержка переключения триггеров относительно среза входного импульса, обусловленная задержкой, вносимой конъюнкторами. При совместной работе такого счетчика с другими синхронными устройствами эту задержку необходимо учитывать. От указанного недостатка свободен синхронный счетчик с параллельным переносом (рис. 12.4, б). Его можно выполнить на синхронных двухступенчатых JK-триггерах. Подготовка триггеров счетчика к переключению осуществляется потенциальным сигналом СЕ (count enable — разрешение счета), который может быть сформирован с любой задержкой в пределах такта синхронизации. Переключение триггеров будет проходить строго по отрицательному фронту синхроимпульса, поступающего на вход С. Выход переноса CR используется при наращивании разрядности счетчика. Если счетчик составляется из групп, показанных на рис. 12.4, б, то выход CR (выход схемы формирования сигнала переноса) одной группы объединяется со входом СЕ следующей, более старшей группой.

Читайте так же:
Полная потребляемая мощность каждой параллельной цепью счетчика что это

Некоторые счетчики (например, К155ИЕ9) имеют по два входа разрешения (рис. 12.4, в): СЕТ (count enable trickte — разрешение переноса) и СЕР ( count enable parallel — параллельное разрешение счета). Такой счетчик получается, если фрагмент схемы рис. 12.4, б, обведенный штриховой линией, заменить фрагментом, показанным на рис. 12.4, в. Вход СЕТ разрешает формирование переноса CR. При наращивании разрядности выход CR соединяется со входом СЕТ следующей более старшей группы. Вход СЕР при наличии сигнала СЕТ разрешает переключение триггеров при поступлении синхросигнала на их входы С, которые выполнены также, как и в схеме на рис. 12.4, б. Входы СЕР всех групп можно объединить и подключить к источнику внешнего разрешающего сигнала. Если этого не требуется, то входы СЕР второй и всех следующих групп подключаются к выходу CR первой (самой младшей) группы.

Для получения вычитающих счетчиков необходимо использовать не прямые, а инверсные выходы триггеров.

5. Счетчики с параллельным занесением информации

В таких счетчиках имеются дополнительные входы параллельного занесения (параллельной загрузки) Di, сигналы с которых заносятся в триггеры при разрешающем сигнале на входе разрешения параллельной загрузки . На рис. 12.8 приведена схема двухразрядного суммирующего счетчика с входами параллельной загрузки D и D1. При элементы И1. И4 закрыты, на установочных входах и триггеров действуют нейтральные комбинации сигналов и счетчик работает в режиме суммирования по сигналам, поступающим на вход «+1». Если на вход разрешения параллельной загрузки подать сигнал , то элементы И1. И4 откроются, на установочные входы первого триггера поступят сигналы =, =, а на входы второго- сигналы , , под действием которых счетчик примет состояние Q1Q=D1D.

Инверсный вход сброса R служит для перевода счетчика в нулевое состояние. При R=1 на выходах элемента И2 и И4 устанавливается уровень логической 1, а на выходах элементов И1 и И3 – уровень логического 0, вследствие чего на установочных входах обоих триггеров устанавливаются комбинации сигналов , переводящие триггеры в нулевое состояние.

По подобной схеме выполнен интегральный 4-разрядный счетчик ИЕ15, имеющийся в сериях 530, К555, КР531.

Наличие входов параллельной загрузки существенно расширяет функциональные возможности счетчика, поэтому такие входы имеются у большинства интегральных счетчиков.

7. Счетчики с произвольным модулем счета и управляемым сбросом

Все рассмотренные ранее счетчики имеют «жесткую» структуру, при которой изменение модуля счета Кcч связано с коммутационными изменениями всей схемы. Однако можно построить счетчики, в которых изменение модуля счета осуществляется более простым способом, практически не вносящим изменений в основную схему счетчика. Этого можно достигнуть, если осуществить управляемый сброс счетчика в нулевое состояние. Например, если имеется четырехразрядный двоичный счетчик с Ксч=16, то для его преобразования в счетчик с модулем счета Ксч=13 необходимо, чтобы после состояния 12 следующий входной импульс сбрасывал его в 0, возвращая к началу цикла счета. Если счетчик выполнен на JK-триггерах, то для сброса в 0 должен вырабатываться сигнал R, под действием которого на входах всех триггеров устанавливалась бы комбинация сигналов J=0, К=1. Следовательно, схемы управления на входах триггеров двоичного счетчика с параллельным переносом, формирующие сигналы

где: i = 1,2. ,n-1; n — число разрядов счетчика, должны быть преобразованы в схемы управления, формирующие сигналы

Согласно этим выражениям схема i-го разряда счетчика будет иметь вид, показанный на рис. 12.11. Сигнал R сброса счетчика в 0 вырабатывается дополнительным конъюнктором при установке на его входах двоичного кода, равного значению Ксч -1. Это достигается подключением входов дополнительного конъюнктора к прямым выходам триггеров соответствующих разрядов.

В качестве примера, иллюстрирующего рассмотренный способ, на рис. 12.12 показана схема параллельного суммирующего счетчика с модулем счета Ксч=6.

При достижении счетчиком состояния 5 (Q2=1, Q1=0, Q=1) на выходе конъюнктора ИЗ образуется сигнал R=1, который устанавливает на входах каждого триггера комбинацию сигналов J=0, К=1. Под действием этих комбинаций очередной импульс, поступивший на вход С, осуществляет установку всех триггеров счетчика в нулевое состояние.

Схема счетчика с произвольным модулем счета может быть значительно упрощена, если в нем использовать триггеры с установочными входами. Примером может служить схема счетчика с модулем счета Кcч=11, выполненного на основе суммирующего 4-разрядного счетчика с параллельным переносом на двухступенчатых JK-триггерах с установочными входами (Рис. 12.13). На входы постоянно заведены уровни логической 1, а на входы R поступает сигнал с выхода дополнительного конъюнктора. При счете от 0 до 10 конъюнктор закрыт и сигнал с его выхода R=1 не оказывает влияния на работу счетчика. При поступлении очередного импульса на входы С триггеров счетчик устанавливается в состояние 11 (Q3Q2Q1Q=1011). При этом на выходе конъюнктора образуется сигнал , который сбрасывает триггеры всех разрядов в нулевое состояние и одновременно служит сигналом переноса.

Читайте так же:
Как проверить yandex счетчик

Достоинством счетчиков с управляемым сбросом является естественная двоичная последовательность кодов.

Такие последовательностные устройства называют также кольцевыми распределителями сигналов. Последовательность двоичных чисел, образуемая на их выходах, часто используется в цифровых системах как последовательность сигналов. управляющих работой других узлов. Число состояний, которое может принимать генератор, называется длиной последовательности чисел L. С этой точки зрения любой счетчик можно рассматривать как генератор определенной последовательности чисел, у которого L = Ксч. Например, счетчик с модулем счета Ксч=8 (рис. 12.12) является генератором последовательности чисел 0-1 -2-3-4-5-6-7.

Число разрядов счетчика, используемого в качестве генератора некоторой последовательности чисел, определяется либо числом разрядов двоичного кода генерируемых чисел, либо длиной последовательности этих чисел. В первом случае синтез счетчика осуществляется по методике, используемой при синтезе счетчика с произвольным модулем счета. При этом последовательно записываются состояния, принимаемые счетчиком, и для каждого перехода определеяются функции входов всех триггеров. Во втором случае счетчик рассматривается как двоичный (суммирующий или вычитающий), но к его выходам подключается комбинационная схема, пересчитывающая его состояния в состояния заданной последовательности.

В качестве примера рассмотрим генератор чисел 5-3-11-7. Так как L=4, то в качестве основы генератора используется 2-разрядный суммирующий счетчик с модулем счета Ксч=4. К выходам Q1 и Q подключим комбинационную схему, преобразующую состояния счетчика 0-1-2-3 в последовательность чисел 5-3-11-7. Поскольку наибольшее число последовательности 11 представляется четырехразрядным двоичным кодом, то комбинационная схема должна содержать четыре выхода А,В,С,D. Считая выход А младшим разрядом, а выход D старшим, составим таблицу истинности комбинационной схемы (табл. 12.4), на основании которой, используя известные методы минимизации булевых функций, получим уравнения выходов:

Счетчики. Реверсивный счетчик. Функция параллельной загрузки

Счетчиками наз. устр-ва для подсчета числа вход. импульсов и фиксации этого числа в каком-либо коде. В процессе работы счетчик последовательно изменяет свое состояние.

Кол-во возможных состояний наз. модулем счета Ксч или емкостью счетчика (предельное число импульсов, которое может быть подсчитано счетчиком).

Нулевое состояние всех триггеров принимается за нулевое состояние счетчика. Кол-во триггеров в счётчике = кол-ву разрядов счётчика.

Счётчик – устр-во, следующее состояние которого зависит от предыдущего состояния и синхроимпульса.

Для счётчика характерно:Величина инкремента,Направление счёта, Разрядность,Cчётчик — последовательное устройство

Размерность: Диапазон счёта, или кол-во неповторяющихся состояний

В зависимости от способа кодирования внутр. состояний: 2ые,10ые, счётчики,Двоично –десятичные,Шестнадцатиричные счётчики.

По способу тактирования (счета) работы:

· синхронные счетчики, для работы которых требуется синхросигнал;

· асинхронные счетчики, работающие без синхросигналов.

В синхронных счётчиках триггеры, входящие в счётчик, переключаются по общему синхроимпульсу (который поступает одновременно на все триггеры в счётчике)

Для асинхронных счётчиков синхроимпульс последовательно переходит по разрядам счётчика — от одного разряда к другому. срабатывание в линейке происходит не одновременно.

По способу переноса:

· Последовательный перенос (каскадным)– счетные импульсы поступают только на вход первого разряда, а с его выхода – на вход второго и т.д. (счетчики с последовательным переносом отличаются простотой, но при этом имеют низкое быстродействие);

· Параллельный перенос– счетные импульсы поступают одновременно на все разряды (такие счетчики имеют более сложную организацию, но обеспечивают высокое быстродействие);

· Комбинированный (параллельно-последовательные счетчики), представляющие собой комбинацию первых двух способов подачи счетных импульсов (такие счетчики используются для получения больших значений модуля счета).

· В зависимости от способа подсчета:

суммирующие (Счётчик может работать на накопление (т.е. на увеличение кода),вычитающие, реверсивные

РЕВЕРСИВНЫЙ СЧЕТЧИК

может работать в режиме суммирующего счётчика, и с помощью управляющих сигналов переходить в режим вычитающего.

Реализация суммирующего/вычитающего счётчика с модулем 8 на базе асинхронных триггеров: Если строить на двухступенчатыхтриггерах — он будет суммирующий; если на одноступенчатых— вычитающий.

Модуль счёта 2^3=8 до 8-ми устойчивых состояний.

Увеличение кол-ва разрядов в счётчике:

Т.е. необходимо реализовать некоторую комбинационную схему, которая будет подавать счётный сигнал на нужный вход в зависимости от выбранного направления счёта.

Входы переполнения/заёма первого счётчика явл. непосредственно счётными сигналами для второго счётчика).

Выходы Q1, Q2, Q3, Q4 — это выходы младших разрядов полученного числа; а выходы Q5,Q6 Q7, Q8 — выходы старших разрядов.

Выходы >15 и <0 второго счётчика будут соответствовать переполнению нашего общего счётчика или займу — то есть коду >255 — в случае переполнения; или коду <0 — в случае займа.

ФУНКЦИЯ ПАРАЛЛЕЛЬНОЙ ЗАГРУЗКИ.

установку каждого триггера счётчика в заданное положение.

Реализована за счёт доп. входов в схеме счётчика управляющих непосредственно триггерами. При этом каждый из входов воздействует на свой триггер, придавая ему заданное значение. Таким образом, можно присвоить счётчику начальное значение и начать отсчёт от него.

studopedia.org — Студопедия.Орг — 2014-2021 год. Студопедия не является автором материалов, которые размещены. Но предоставляет возможность бесплатного использования (0.002 с) .

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector