Azotirovanie.ru

Инженерные системы и решения
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Триггеры и сумматоры Устройства АЛУ

Триггеры и сумматоры Устройства АЛУ

 Триггеры и сумматоры Устройства АЛУ , слайд №1 Триггеры и сумматоры Устройства АЛУ , слайд №2 Триггеры и сумматоры Устройства АЛУ , слайд №3 Триггеры и сумматоры Устройства АЛУ , слайд №4 Триггеры и сумматоры Устройства АЛУ , слайд №5 Триггеры и сумматоры Устройства АЛУ , слайд №6 Триггеры и сумматоры Устройства АЛУ , слайд №7 Триггеры и сумматоры Устройства АЛУ , слайд №8 Триггеры и сумматоры Устройства АЛУ , слайд №9 Триггеры и сумматоры Устройства АЛУ , слайд №10 Триггеры и сумматоры Устройства АЛУ , слайд №11 Триггеры и сумматоры Устройства АЛУ , слайд №12 Триггеры и сумматоры Устройства АЛУ , слайд №13 Триггеры и сумматоры Устройства АЛУ , слайд №14 Триггеры и сумматоры Устройства АЛУ , слайд №15 Триггеры и сумматоры Устройства АЛУ , слайд №16 Триггеры и сумматоры Устройства АЛУ , слайд №17 Триггеры и сумматоры Устройства АЛУ , слайд №18

 Триггеры и сумматоры Устройства АЛУ

Слайд 1

 Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические и логические операции Состоит из устройств, построенных на логических элементах: Триггеры Полусумматоры Сумматоры Шифраторы Дешифраторы Счетчики Регистры

Слайд 2

 Триггер Триггер - это устройство последова-тельного типа с двумя устойчивыми состояниями равновесия, предназна-ченное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется. В переводе – защелка, спусковой крючок

Слайд 3

 Триггер RS-триггер или SR-триггер — триггер, который сохраня-ет своё предыдущее состоя-ние при нулевых входах, и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от английского англ. Set - установить) выходное состо-яние становится равным единице. А при подаче единицы на вход R (от английского англ. Reset - сбросить) выходное состоя-ние становится равным нулю.

Слайд 4

 Триггер Один триггер хранит бит информации. Для хранения 1 байта необходимо ? триггеров

Слайд 5

 Регистр Несколько триггеров можно объединить в регистр – устройство для хранения чисел с двоичным представлением цифр разрядов, которыми можно представить и адрес, и команду, и данные. Регистры содержатся в различных вычислительных узлах компьютера – процессоре, периферийных устройствах и т. д. Основными видами регистров являются параллельные и последовательные (сдвигающие).

Слайд 6

 Регистр параллельный Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Какова разрядность представленного на рисунке регистра?

Слайд 7

 Регистр последовательный Здесь выход одного триггера подключен к входу последующего. Основное применение последовательного регистра - преобразование последовательного кода в параллельный. Например, при передаче кода символа с клавиатуры

Слайд 8

 Типы регистров Сумматор – регистр АЛУ, способный производить сложение, участвует в выполнении каждой арифметической операции Сдвиговый регистр – предназначен для выполнения операции сдвига Счетчики – схемы, способные считать поступающие на вход импульсы Счетчик команд – регистр устройства управления процессора (УУ), содержимое которого соответствует адресу очередной выполняемой команды; служит для автоматической выборки программы из последовательных ячеек памяти Регистр команд – регистр УУ для хранения кода команды на период времени, необходимой для ее выполнения. Часть его используется для хранения кода операции, остальные – для хранения кодов адресов операндов

Слайд 9

 Сумматор Сумматор является центральным узлом арифметическо-логического устройства компьютера Сумматор выполняет сложение много-значных двоичных чисел Он представляет собой последовательное соединение одноразрядных двоичных сум-маторов, каждый из которых осуществляет сложение в одном разряде. Если при этом возникает переполнение разряда, то перенос суммируется с содержимым старшего соседнего разряда

Слайд 10

 Сумматор По числу входов и выходов одноразрядных двоичных сумматоров различают: полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд); полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд).

Слайд 11

 Полусумматор Полусумматор — логическая схема имеющая два входа и два выхода.

Слайд 12

 Полусумматор

Слайд 13

 Полусумматор Полусумматор используется для построения двоичных сумматоров. Полусумматор можно обозначить след. образом

Слайд 14

 Одноразрядные двоичные сумматоры характеризующиеся нали-чием трёх входов, на которые подаются одноимённые раз-ряды двух складываемых чисел и перенос из пре-дыдущего (более младшего) разряда, и двумя выходами: на одном реализуется ариф-метическая сумма в данном разряде, а на другом – пере-нос в следующий (более старший разряд).

Слайд 15

 Одноразрядные двоичные сумматоры

Слайд 16

 Одноразрядные двоичные сум-маторы

Слайд 17

 Общая схема сумматора

Слайд 18

Синтез и анализ последовательностных устройств

Делитель импульсов должен функционировать так, чтобы на его выходе формировался положительный импульс после поступления на вход каждого пятого импульса. Длительность выходных импульсов должна равняться длительности входных.

Проектируемое устройство описывается графом рис.1,а и имеет пять состояний. Кодировка состояний делителя значениями внутренних переменных производится таким образом, чтобы все они различались между собой представлением хотя бы одной переменной. Так как делитель имеет 5 состояний, то для их кодировки требуется внутренних переменных, т.е. элементов памяти (триггеров). Варианты кодировки состояний могут быть различными. В данном случае с целью упрощения комбинационной схемы КС2 целесообразно закодировать одну из внутренних переменных (Q2) так, чтобы она принимала единичные значения в течение одного такта после каждого пятого импульса на входе (рис.1,б).

Такой вариант кодировки состояний делителя приведен в таблице на рис.2, где даны значения внутренних переменных () для каждого из состояний, а также для последующего состояния (), в которое переходит устройство после поступления входного импульса. Приведенная на рис.2 таблица состояний соответствует графу рис.1,б.

После кодировки закон функционирования каждого элемента памяти (триггера) становится заданным, поэтому дальнейшее структурное проектирование сводится к проектированию комбинационной схемы КС1 (рис.21). Проектирование КС1 можно выполнить с помощью словарного метода.

В соответствии с этим методом получаем для каждого состояния функции переходов для каждого элемента памяти. В качестве элементов памяти выберем JK-триггеры (рис.22,д), так как его словарь переходов (рис.1) содержит неопределенные требования к значениям информационных сигналов J и K в половине позиций, что существенно снижает сложность КС1 при ее реализации.

Далее для полученных функций переходов с использованием словаря переходов JK-триггера получаем текущие значения логических функций управления информационными входами и , аргументами которых являются переменные , задающие код текущего состояния делителя. Таким образом, КС1 должна реализовать систему логических функций , от переменных . Минимизация этих функций с помощью карт Карно (в клетки карт для отсутствующих комбинаций переменныхпоставлен знак факультативности – ) приводит к простым структурным формулам (рис.2), позволяющим реализовать КС1.

Функции , реализуются путем соединения входов триггеров с соответствующими выходами и источником единичного сигнала, а для реализации функции J0 требуется дополнительный двухвходовый ЛЭ ИЛИ. Неиспользуемые (избыточные) входы J и K триггеров оставлены неподключенными, реальные ИС это допускают (неиспользуемый вход в таких ИС работает как вход с пассивным уровнем сигнала).

Полученная структурная схема делителя показана на рис.3,а. Анализ схемы дает временные диаграммы (рис.3,б), иллюстрирующие ее работу (на временных диаграммах не показана задержка сигналов относительно входных импульсов ).

Для получения на выходе делителя импульсов с длительностью, равной длительности входных импульсов, служит комбинационная схема КС2, реализующая логическую функцию(логическая схема И).

2. Синхронный недвоичный счетчик (на JK-триггерах)

Счетчиком называют цифровой автомат, который для каждого входного импульса формирует соответствующую ему кодовую комбинацию, фиксирующую поступление данного импульса. Число кодовых комбинаций, которое способен формировать счетчик, называют модулем счета М (коэффициентом счета). После поступления на счетчик М входных сигналов начинается новый цикл, повторяющий предыдущий.

Примером счетчика может быть последовательностное устройство рис.3,а, в котором для каждого из пяти импульсов на входе Iвх формируется трехразрядный код на выходах . Работа счетчика описывается графом рис.1,б или таблицей состояний на рис.2. В трехразрядном счетчике рис.3,а с модулем счета М = 5 исключены 23 – М = 3 кодовые комбинации: 111, 110, 101, которые являются лишними.

Метод исключения лишних кодовых комбинаций из 2n возможных (n – число триггеров) позволяет рассмотренным выше способом синтезировать счетчик с произвольным модулем счета.

В схеме счетчика рис.3,а лишние состояния исключены в том смысле, что они не используются при нормальном функционировании счетчика. Но при сбоях или в начале работы (после подачи на схему напряжения питания) лишние состояния могут возникать. Рассмотрим поведение схемы рис.3,а, в которой возникло лишнее состояние.

Читайте так же:
Документы для расчета счетчиков по воде

Имея логические функции управления информационными входами JK-триггеров (рис.2), можно полностью предсказать поведение схемы во всех возможных состояниях. В состоянии 101 Q2 = 1, Q1 = 0, Q0 = 1. Находим по уравнениям на рис.2: , (триггер 2 из единичного состояния сбросится в нулевое);, = 0 (триггер 1 из нулевого состояния переключится в единичное); = 1, (триггер 0 проинвертирует свое единичное состояние – переключится в 0). Таким образом, из лишнего состояния 101 при поступлении входного импульса счетчик перейдет в рабочее состояние 010. Аналогичным способом можно получить результаты для состояний 110 и 111. В итоге получен граф состояний рис.4, который показывает рабочий цикл счетчика (рис.3,а) и его поведение при попадании в неиспользуемые (лишние) состояния.

Из графа видно, что рассматриваемый счетчик обладает свойством самозапуска (самовосстановления после сбоя) – независимо от исходного состояния он приходит в рабочий цикл после начала работы. Этим свойством обладают не все схемы. Если счетчик таким свойством не обладает, в него вводят специальные элементы или подсхемы для придания свойств самозапуска.

3. Сдвигающий регистр (на D-триггерах)

Сдвигающий регистр получим, если D-триггеры задержки с переключением по отрицательному фронту (1 – 0) включим последовательно и организуем общий тактовый вход (вход синхросигнала), рис.5.

Сигнал , действующий на входе i-го триггера в текущем такте, появляется на его выходе по окончании текущего тактового импульса (по его отрицательному фронту) – в последующем такте, что определяется характеристическим уравнением D-триггера: =. Из этого следует, что в сдвигающем регистре информация из триггера с каждым тактом передается в триггер . На рис.5 показана схема 5-разрядного сдвигающего регистра с параллельным выходом – и входом асинхронного сброса триггеров в нулевое состояние. Значение входного сигнала D0 в дискретный момент времени t появляется на выходе через пять тактов, т.е. . Для последовательного ввода в n-разрядный регистр n-разрядного слова требуется n тактов. Такие сдвигающие регистры могут использоваться для преобразования последовательного кода в параллельный.

4. Скремблер. Дескремблер

В последовательных каналах передачи данных синхросигнал для ввода последовательных бит на приемной стороне канала формируется непосредственно из принимаемого сигнала. Частота смены символов (1,0) на входе приемника должна обеспечивать надежное выделение тактовой частоты из принимаемого сигнала независимо от структуры исходного сообщения (например, при передаче длинных последовательностей 1 или 0). Поэтому в системах передачи данных исходная последовательность бит часто подвергается определенной обработке. Смысл такой обработки состоит в получении последовательности, в которой статистика появления нулей и единиц приближается к случайной. Одним из способов обработки является скремблирование (перемешивание).

Скремблирование – это обратимое преобразование структуры цифрового потока без изменения скорости передачи с целью получения свойств случайной последовательности. Скремблирование производится на передающей стороне с помощью скремблера (рис.6), реализующего логическую операцию Исключающее ИЛИ для исходной последовательности SI1 и псевдослучайной последовательности (ПСП) Q3. На приемной стороне осуществляется обратное преобразование, выполняемое дескремблером. Структура дескремблера повторяет структуру скремблера. Дескремблер формирует из принятой последовательности бит исходную последовательность.

Основной частью скремблера является генератор ПСП в виде сдвигающего регистра (N-разрядного) с обратными связями, формирующий псевдослучайную последовательность максимальной длины 2N – 1 (М-последовательность).

Различают скремблеры с начальной установкой (рис.6) и самосинхронизирующиеся.

5. Генератор псевдослучайной последовательности

Для генерации М-последовательностей с одним элементом Исключающее ИЛИ получены таблицы подключений входов элемента к выходам Q0. QN-1 N-разрядного сдвигающего регистра, обеспечивающих получение псевдослучайной последовательности максимальной длины. Такая таблица приведена на рис.7,а.

На рис.7,б показана схема генератора ПСП при N = 4. Результаты анализа состояний схемы как цифрового автомата сведены в таблицу на рис.7,в. Для каждого текущего состояния дано значение сигнала на входе триггера D0 = Q2Q3, которое в результате поступления тактового импульса C в следующем состоянии фиксируется на выходе Q0. Остальные триггеры работают аналогично – происходит сдвиг кода D0Q0Q1Q2 в следующем состоянии на один разряд вправо. Всего существует 15 различных состояний регистра. Это максимальное число состояний для N = 4 с элементом Исключающее ИЛИ в цепи обратной связи. Следовательно, период ПСП равен 2N – 1, цифры ПСП повторяются через 2N – 1 тактовых импульсов.

Читайте так же:
Поверка счетчиков какой закон

Состояние 0000 не может существовать в регистре и в ПСП, так как попадание в него приводит к блокировке регистра. Состояние 0000 не может измениться, поскольку на вход D0 всегда будет подаваться 0. Для вывода регистра из состояния блокировки при включении питания или в результате сбоя можно использовать специальные сигналы начальной установки (стартовые сигналы). На рис.7,б – это сигнал , поступающий на асинхронные входы принудительной установки триггеров в единичное состояние.

Другой способ вывода регистра из состояния блокировки – дополнение цепи обратной связи генератора (рис.7,б) логической схемой самозапуска. Суть самозапуска генератора (рис.7,б) выявляется при анализе карты Карно (рис.7,г) для функции управления входом D0. Карта Карно составлена по таблице состояний генератора ПСП, в которой отсутствует состояние 0000. Поэтому в соответствующей клетке карты стоит знак факультативности , которому соответствует произвольное значение функции D0. Минимизация по единичным значениям функции D0 без включения факультативной клетки в единичные подкубы соответствует доопределению функции D0 = 0 при текущем состоянии регистра 0000, следовательно, и следующим состоянием регистра будет 0000 – регистр заблокирован.

Чтобы не допустить этого, следует доопределить факультативное значение функции единицей, т.е. положить = 1. Таким образом, при состоянии регистра 0000 D0 = 1 (следующим его состоянием будет 1000) блокировка не происходит.

На рис.7,г для такого варианта построения генератора ПСП приведена карта Карно для функции входа D0 . МДНФ уравнения для этой функции (рис.7,г) определяет структуру схемы обратной связи (рис.7,д), обеспечивающей генератору ПСП свойство самозапуска.

Таблица рис.7,в иллюстрирует эффект от использования генератора ПСП в схеме скремблера и дескремблера рис.6. Для примера взят исходный последовательный сигнал SI1, содержащий длинную серию единиц и подлежащий передаче по каналу связи. В результате скремблирования (перемешивания) на приемную сторону поступает сигнал SI2 = SO1, не содержащий длинных серий единиц, имеющий характер псевдослучайной последовательности. Сигнал SO2 на выходе дескремблера, полученный с использованием идентичного передающему генератора ПСП, полностью повторяет исходный сигнал SI1, т.е. SO2 = SI1.

1.Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. пособие для втузов. СПб.: Политехника, 1996.

2.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ-Петербург, 2001.

3.Проектирование импульсных и цифровых устройств радиотехнических систем: Учеб. пособие для радиотехнич. спец. вузов / Ю.П.Гришин, Ю.М.Казаринов, В.М.Катиков и др.; Под. ред. Ю.М.Казаринова. М.: Высш. шк., 1985.

4.Потемкин И.С. Функциональные узлы цифровой автоматики. М.: Энергоатомиздат, 1988.

5.Голдсуорт Б. Проектирование цифровых логических устройств: Пер. с англ. М.: Машиностроение, 1985.

двоично десятичные счетчики

Двоично-десятичные (декадные) счетчики ведут счет в десятичной системе счисления. Каждая десятичная цифра от 0 до 9 кодируется четырехразрядным двоичным кодом, так называемой тетрадой. Эти устройства являются разновидностью счетчиков по модулю n. В своем составе они, как правило, имеют четыре триггера. Простейший двоично-десятичный счетчик представлен на рис. 11.

Рис. 11 Декадный счетчик

Логический элемент 2И выявляет первый запрещенный набор 1010, который соответствует десятичному числу 10, и производит сброс триггеров.

Такой счетчик хорошо работает при невысокой частоте входных им­пульсов.

Недостатком счетчика является кратковре­менное присутствие двоичного сигнала, соответствующего десятичной цифре 10, т.к. счетчик считает до 10 включительно, а затем уда­ляет это состояние. Устранение этого недостатка осуществляется аналогично техническому решению в схеме рис. 10.

С помощью нескольких декадных счетчиков можно производить подсчет количества единиц, десятков, сотен импульсов и т.д., присвоив каждому из счетчиков соответствующий вес. Данные счетчики бывают суммирующими, вычитающими и реверсивными.

Билет 53 Программируемые счетчики на основе двоичных, двоично-десятичных, реверсивных и нереверсивных, счетчики на сдвигающих регистрах.
Сдвигающий счетчик

Такой счетчик имеет 5 состояний: 10000 – исходное состояние, затем: 01000, 00100, 00010, 00001 и вернулись в исходное состояние 10000.

Программирование модуля пересчета двоичных счетчиков

В данной схеме модуль пересчета можно изменять с помощью загружаемого числа (dm) при j=const или методом переключения выхода дешифратора Kj приdm=const.

Выключение программирования осуществляется сигналом = 1 , в этом случае на выходах дешифратора устанавливаются лог. 1, L=1 — запрет загрузки.

Читайте так же:
Как снять счетчик солярия

Связь между числом dm, модулем пересчета счетчика и номером состояния счетчика можно выразить следующим выражением:

где М — модуль пересчета, i — состояние счетчика.

Схема программирования модуля пересчета с заданием дополнительного числа

Для изменения модуля пересчета счетчика (в постоянном режиме) можно использовать выход старшего переноса

В данной схеме счетчик имеет модуль пересчета 16. Для реализации M=11 на вход D поступает код dm=5. При появлении сигнала P4 осуществляется счет до 11 (5+11)=16. Эта схема чаще называется делителем с переменным коэффициентом деления. Для переключения счетчика из режима счета в режим загрузки можно использовать и выходы счетчика (Q0. Qi). Эти же сигналы можно использовать для задания числа dm
56. Оперативные запоминающие устройства с произвольной выборкой.
Полупроводниковые ЗУ подразделяются на ЗУ с произвольной выборкой и ЗУ с последовательным доступом. ЗУПВ подразделяются на:
-статические оперативные запоминающие устройства (СОЗУ);
-динамические оперативные запоминающие устройства (ДОЗУ). ЗУ с последовательным доступом подразделяются на:
-регистры сдвига;
— приборы с зарядовой связью (ПЗС).
В основе большинства современных ОЗУ лежат комплиментарные МОП ИМС (КМОП), которые отличаются малой потребляемой мощностью. Это достигается применением пары МОП транзисторов с разным типом канала: n-МОП и p-МОП.
Запоминающее устройство с произвольным доступом — один из видов памяти компьютера, позволяющий единовременно получить доступ к любой ячейке (всегда за одно и то же время, вне зависимости от расположения) по её адресу на чтение или запись
54. Назначение сумматоров. Полусумматоры и полные сумматоры.
Сумматор является простейшим цифровым устройством. Это узел ЭВМ, выполняющий арифметическое суммирование кодов чисел, т.е. он предназначен для сложения двух чисел, заданных в двоичном коде.
Одноразрядный двоичный сумматор состоит из двух комбинационных схем: одна формирования Si, вторая для определения Pi.. Многоразрядный сумматор строится на основе одноразрядных в соответствии с правилами сложения.
Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд.
Полные сумматоры — (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд).

55.Постоянное запоминающее устройство, классификация ПЗУ

Запоминающие устройства (ЗУ) предназначены для хранения информации в системах различного назначения.

ЗУ на 40-50% определяют быстродействие всей системы.

Одним и важных параметров памяти является объём и быстродействие.

Постоянные запоминающие устройства – предназначены для постоянного энергонезависимого хранения информации.

Классификация

2 Однократно-программируемые пользователем

Масочные ПЗУ могут изготавливаться на основе матриц диодов, биполярных транзисторов или МОП транзисторов.
57. Программируемые логические матрицы и схемы логики. Схемы сборок на базе ПЛМ.
Программируемые логические матрицы появились в середине 70-х годов. Основой их служит последовательность программируемых матриц элементов И и ИЛИ. В структуру входят также блоки входных и выходных буферных каскадов (БВх и БВых). Входные буферы, если не выполняют более сложных действий, преобразуют однофазные входные сигналы в парафазные и формируют сигналы необхо­димой мощности для питания матрицы элементов И. Выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с по­мощью сигнала ОЕ, а иногда выполняют и более сложные действия. Основными параметрами ПЛМ (рис. 7.1) являются число входов т, число тер­мов I и число выходов п.

Переменные xj. xm подаются через БВх на входы элементов И (конъюнкторов), и в матрице И образуются £ термов. Под термом здесь понимается конъюнкция, связывающая входные переменные, представлен­ные в прямой или инверсной форме. Число формируемых термов равно числу конъюнкторов или, что то же самое, числу выходов матрицы И.

Термы подаются далее на входы матрицы ИЛИ, т. е. на входы дизъюнкто-ров, формирующих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций п.

Читайте так же:
Как открыть ящик где счетчики

Таким образом, ПЛМ реализует дизъюнктивную нормальную форму (ДНФ) воспроизводимых функций (двухуровневую логику). ПЛМ способна реализо­вать систему п логических функций от т аргументов, содержащую не более £ термов. Воспроизводимые функции являются комбинациями из любого числа термов, формируемых матрицей И. Какие именно термы будут выра­ботаны и какие комбинации этих термов составят выходные функции, опре­деляется программированием ПЛМ.
59. Принципы аналого-цифрового преобразования. Схемотехника АЦП.
Для передачи аналоговых сигналов по цифровым каналам их необходимо преобразовать в цифровую форму, то есть превратить их в сигналы дискретные по уровню и во времени. Для преобразования аналогового сигнала в цифровой применяют специальные устройства, которые называют аналого-цифровыми преобразователями (АЦП).В основе аналого-цифрового преобразования лежат три операции: дискретизация аналоговой функции во времени, квантование значений аналоговой функции по уровню и кодирование.
60. Цифро-аналоговый преобразователь с матрицей весовых резисторов.

Исходное двоичное число, предназначенное для перевода, помещается в регистр состоящий из сов-ти триггеров, выходное значение которых может принимать две величины, либо 0 либо Е.
Напряжение с выходов триггера подается на ЦАП ч/з усилитель, работающий в режиме сумм.напряжений.
Весовые коэф.вводятся для того, чтобы разделить по уровню входного сигнала разные разрядные значения исходного двоичного числа. Широкого распространения эта схема не получила по причине того, что невозможно обеспечить абсолютно точное соответствие используемых резисторов заявленных в схеме непостоянством величины Uвых триггера.

61. Цифро-аналоговый преобразователь с матрицей лестничного типа.
Широкого распространения эта схема не получила по причине того, что невозможно обеспечить абсолютно точное соответствие используемых резисторов заявленных в схеме непостоянством величины Uвых триггера. Указанные недостатки устраняются ЦАП на R-2R матрицы, т.к. используются сопротивления двух номиналов, а напряжение триггеров изменяет значение только ключей, количественно не влияет на величину выходного напряжения.

62. Однокристальные микропроцессоры, структурная схема ОМ. Основные узлы микропроцессора, их назначение и характеристики.
РК- регистр команд, BCDE — регистры общего назначения,PC- программный счетчик,SP – указатель стека, PA – регистр адреса,РП регистр признаков, БРА – буферный регистр адреса, БРД буферный регистр данных, МД- магистраль данных, МА – магистраль адреса, МУ магистраль управления, А- аккумулятор

АЛУ – комбинационное устройство, имеющие два входных порта и один выходной.

Аккумулятор – главный регистр микропроцессора. Для выполнения любой операции над данными нужно поместить их в аккумулятор
Блок РОН (регистр общего назначения) содержит шесть 8-разрядных регистров, обозначаемых буквами В, С, D, E, H, L, которые могут использоваться как одиночные 8-разрядные регистры, как регистровые 16-разрядные пары
УУ – обеспечивает необходимую послед. Действий мк-а и включает в себя дешифровку команд и формирователь сигналов управления. Программный счетчик следит за тем, какая команда выполняется и какая подлежит дальнейшему выполнению.
Основными узлами ЭВМ являются :

— центральный процессор (ЦП) (ЦП) = (УУ) + (АЛУ)

— оперативная память (ОЗУ)

— постоянное запоминающее устройство (ПЗУ)

— внешняя память (ВЗУ)

— устройства Ввода (УВв)

— устройства Вывода Все устройства ЭВМ подсоединены к единой информационной шине.
63. Разрядно-модульные микропроцессоры. Микропроцессоры с наращиваемой разрядностью шины данных.
Наряду с однокристальными МП широкое применение находят многокристальные секционированные (или их еще называют разрядно-модульные) микропроцессоры (СМП). Для СМП характерны: модульность построения, магистральные связи между модулями и микропрограммное управление. СМП имеют разрядность 2, 4, 8, 16 и изготовляются обычно на основе
технологии биполярных транзисторов.
СЕКЦИОНИРОВАННЫй МП состоит из модуля операционного устройства (ОУ); модуля устройства управления (УУ), содержащего в свою очередь: модуль памяти (обычно это ПЗУ) микрокоманд (ПЗУ МК) и модуль (блок) управления памятью микрокоманд (БУП МК); на входы УУ подаются код операции (КОП) и признаки условий (ПР)
Краткая характеристика основных модулей СМП: модуль операционного устройства (ОУ) предназначен для осуществления обработки данных и адресов. Секционность МП определяет возможность наращивания разрядности обрабатываемых данных или усложнения УУ микропроцессором при параллельном включении большого числа БИС(большая интегральная схема)
Вне зависимости от разрядности ОУ в него входят блоки: арифметических и логических операций, памяти (сверхоперативной) на РОН и местное устройство управления.
Модуль (блок) управления памятью микрокоманд предназначен для приема команды и формирования последовательности адресов для памяти микрокоманд в зависимости от признаков результата, поступающих из ОУ.
Модуль памяти (ПЗУ) микрокоманд предназначен для хранения управляющей информации.
Модуль обмена информацией с устройствами ввода-вывода (УВВ) предназначен для приема и выдачи информации, а также для организации приоритетной обработки информации при работе МП с внешними устройствами (ВУ).
В качестве достоинств СМП по сравнению с однокристальными можно отметить следующие:
-повышенное быстродействие, на практике в 5 . 10 раз; оно достигается за счет увеличения числа БИС и уменьшения степени их интеграции, что позволяет выделить на транзистор большую мощность, а следовательно, получить большее быстродействие
-большую универсальность; если однокристальный МП имеет фиксированный набор команд, то СМП позволяет определить в процессоре свой собственный набор команд и соответствующую архитектуру аппаратных средств с тем, чтобы получить особые воможности или чтобы выполнить задачу с максимальной эффективностью
-возможность построения на базе СМП операционных устройств с распределенной обработкой информации путем введения дополнительных модулей, обеспечивающих аппаратное или микропрограммное выполнение операций типа умножения, деления, индексной арифметики, операций над числами с плавающей запятой и регистровых модулей для хранения информации.

Читайте так же:
Счетчик для дизельного топлива промышленный

Счётчик

Счётчик хранит одно значение, которое выдаётся на выход Q . Каждый раз, когда тактовый вход (отмеченный треугольником на южном крае компонента) срабатывает в соответствии с его атрибутом Срабатывание, значение в счётчике может обновиться на основании значений двух входов на западном крае компонента: верхнего входа, названного загрузка , и нижнего, названного счёт , и они интерпретируются следующим образом.

загрузкасчётвызываемое действие
0 или zЗначение счётчика остаётся неизменным
0 или z1 или zЗначение счётчика увеличивается на единицу.
1Счётчик загружает значение со входа D .
11 или zЗначение счётчика уменьшается на единицу.

Диапазон счёта можно настроить с помощью атрибута Максимальное значение. Когда счётчик достигает этого значения, следующее увеличение возвращает значение счётчика обратно к 0; а если значение счётчика 0, то уменьшение возвратит счётчик к его максимальному значению.

В дополнение к выходу Q компонент также имеет однобитный выход перенос . На этом выходе 1, когда счётчик имеет своё максимальное значение и входы загрузка и счёт показывают, что значение компонента должно увеличиться на следующем шаге; или когда значение счётчика — 0, и входы загрузка и счёт показывают, что значение компонента должно уменьшиться на следующем шаге.

Вход Очистка асинхронно сбрасывает значение счётчика на 0 (все нули); кроме того, пока на входе Очистка 1, значение фиксировано на 0 вне зависимости от тактового входа.

Контакты

Атрибуты

Когда компонент выбран, или уже добавлен, комбинации от Alt-0 до Alt-9 меняют его атрибут Биты данных .

Биты данных Разрядность значения, выдаваемого компонентом. Максимальное значение Максимальное значение, при котором счётчик установит в 1 значение выхода Перенос. Действие при переполнении Поведение, когда счётчик пытается увеличится при максимальном значении, или уменьшиться при 0. Четыре возможных действия поддерживаются: Закольцовывать При увеличении — следующее значение 0; при уменьшении — максимальное значение Оставаться на значении Значение счётчика остаётся на максимуме (или на 0 при уменьшении) Продолжать счёт Счётчик продолжает увеличение/уменьшение, сохраняя количество битов, указанное в атрибуте Биты данных Загрузить следующее значение Следующее значение загружается со входа D. Срабатывание Определяет, как обрабатывается тактовый вход. Значение Передний фронт означает, что счётчик должен обновляться в момент, когда значение на тактовом входе меняется с 0 на 1. Значение Задний фронт означает, что он должен обновляться, когда значение на тактовом входе меняется с 1 на 0. Метка Текст внутри метки, привязанной к компоненту. Шрифт метки Шрифт, которым отрисовывается метка.

Поведение Инструмента Нажатие

Нажатие на счётчике переводит фокус ввода клавиатуры на компонент (это отображается красным прямоугольником), и ввод шестнадцатеричных цифр будет менять значение, хранящееся в счётчике.

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector